一种多链式结构的3D-SIC过硅通孔(TSV)容错方案

三维(3-Dimensional,3D)电路由于其更高的密度、更高的传输速率及低功耗的优点逐渐受到人们的重视和研究,而硅通孔(Through Silicon Via,TSV)技术是三维电路中互联上下层不同模块的主要方法之一。然而由于制造工艺水平的限制,在芯片制作完成后会出现一些失效TSV,这些失效TSV会导致由其互联的模块失效甚至整个芯片的失效。提出了一种多链式的硅通孔容错方案,通过将多个TSV划分为一个TSV链,多个TSV链复用冗余TSV的方法修复失效TSV。通过相关实验显示,该方案在整体修复率达到90%以上的情况下可以较大地减少冗余TSV增加的个数和面积开销。

3D NoC的冗余双向TSV容错设计

3D NoC(Network-on-Chip)中,若连接层间相邻路由器的两组单向TSV(Through-Silicon Via)中有1组故障,数据便不能经该通道传输。为实现容错,提出一种在基于簇的3D NoC中添加冗余双向TSV的设计。任何1组单向TSV故障,都可通过配置这组双向TSV来替换,实现容错。在无故障TSV时,也可配置这组双向TSV来帮助传输数据包,实现数据的高速传输。与参考文献相比,实验表明,有TSV故障时该设计的平均延时至少减少了43.8%,且提高了系统可靠性。

基于环形振荡器的TSV故障非接触测试方法

为避免传统的探针检测对硅通孔(TSV)造成损伤的风险,提出了一种非损伤的TSV测试方法。用TSV作为负载,通过环形振荡器测量振荡周期。TSV缺陷造成电阻电容参数的变化,导致振荡周期的变化。通过测量这些变化可以检测TSV故障,同时对TSV故障的不同位置引起的周期变化进行了研究与分析,利用最小二乘法拟合出通过周期来判断故障位置的曲线,同时提出预测模型推断故障电阻范围。测试结构是基于45 nm PTM COMS工艺的HSPICE进行设计与模拟,模拟结果表明,与同类方法相比,此方法在测试分辨故障的基础上对TSV不同位置的故障进行分析和判断,并能推断故障电阻范围。

三维片上网络TSV复用容错策略

三维片上网络结合了垂直互连技术所带来的优势和片上网络所具有的可扩展性的优点,大大提高了系统的性能,降低了功耗。但目前的制造工艺使得用于垂直互连的硅通孔(TSV)的产品良率仍然较低,严重影响三维片上网络系统通信的可靠性。以往处理TSV硬故障一般是通过添加一定数目的冗余链路来达到容错的目的,但这种方法会带来较大的面积和功耗的开销,并且只能处理数量有限的TSV故障。不添加冗余链路,通过对故障链路中功能良好TSV的复用,将数据微片多次传输,达到容TSV硬故障的目的。通过添加ECC编码解码模块来达到容瞬时故障的目的。实验分析表明,该设计方案在保证系统可靠性的基础上还具有较高的吞吐量与较低的延时。

基于非接触探头的TSV裂纹故障建模与分析

传统的探针测试会对晶圆产生较大的接触应力,从而给晶圆带来物理性损伤。提出一种基于串扰耦合理论的非接触探头结构,来实现对硅通孔（TSV）裂纹故障的非接触测试。首先在HFSS三维电磁仿真软件中建立非接触探头结构,通过仿真分析可知,探头与TSV之间形成较强的电场,可以实现对TSV裂纹故障非接触测试的目的。然后建立非接触探头与TSV GS结构的等效电路,并通过相关的解析方程提取其元件参数。通过分析TSV裂纹故障的生长规律,对TSV裂纹故障建立等效电路,并建立基于物理参数的故障解析方程及提取RC元件参数。在ADS软件中进行等效电路仿真,通过观察输出电压峰值的变化,可以得出TSV裂纹故障的大小。实验结果表明,该方法可以实现对TSV裂纹故障大小的测试。

基于电容耦合的TSV故障非接触测试方法研究

硅通孔(Through Silicon Via,TSV)故障严重降低了集成电路的性能和可靠性,因此对TSV的故障检测具有十分重要的意义.首先讨论了TSV的故障模型,并且利用Elmore延时模型分析了TSV开路故障对信号传输延时的影响,其次提出了一种基于电容耦合的TSV非接触测试电路,通过测量信号延时的变化来检测TSV开路故障,最后利用时间统计分析来预测故障电阻的大小。

3D-IC中基于时分复用的TSV蜂窝容错设计

三维芯片(3D-IC)通过硅通孔(TSV)技术来实现电路的垂直互连,延续了摩尔定律,但在制造、绑定等过程中,TSV容易引入各类缺陷。添加冗余TSV是解决该问题的有效方法之一,但TSV面积开销大、制造成本高。提出一种基于时分复用(TDMA)的TSV蜂窝结构容错设计方案,它基于时间对信号TSV进行复用。实验结果表明,与一维链式TDMA结构相比,蜂窝TDMA结构提高了30%的故障覆盖率,并且故障覆盖率随着蜂窝阵列的扩展持续提升。在64TSV阵列中,与一维TDMA结构相比,蜂窝拓扑结构的面积开销降低了10.4%。

兼顾热优化的TSV容错设计

针对容错技术带来的超负荷、过热等问题,在兼顾热优化的前提下,提出利用冗余链路代替故障链路实现容错功能,把原硅通孔(TSV)的信号轮流绕行到空闲冗余通道的设计。这种方式可以有效的减少了热不均衡问题,降低了原通道上的通信量。且在通信量越大的通道中越明显,同时提高冗余配置比可以改善热优化效果。当冗余配置比为64∶8,通信量为16Mbit/s时,所有原TSV链路的温度相对于无优化时均有降低约4.8%,当冗余配置比为64∶16,通信量为64Mbit/s时,降低了约15.7%。

基于间隔分组的TSV聚簇故障冗余结构

由于不成熟的工艺技术和老化影响,基于硅通孔(Through Silicon Via,TSV)的三维集成电路(Three-Dimensional Integrated Circuit,3D IC)中易发生聚簇故障,而降低芯片良率.为修复TSV聚簇故障,本文提出基于间隔分组的故障冗余结构.通过间隔分组将聚簇的TSV故障分散到不同冗余组从而利用各组的冗余资源修复,并利用MUX链实现组间共享冗余资源.实验结果表明,相较传统的路由、环形、切换转移冗余结构,本文结构修复率分别提高27.5%、62.7%及11.4%.并且在聚簇严重的情况下,本文结构修复率保持接近100%.

基于菱形分组器的TSV聚簇故障容错结构

基于硅通孔的三维集成电路具备低互连延时、高密度、低功耗等优势.然而,由于不成熟的工艺技术,TSV制造堆叠及芯片绑定过程容易引入微孔、泄漏等缺陷,造成TSV故障.并且,这些TSV故障易呈现聚簇分布,严重降低三维集成电路的良率.针对TSV聚簇故障,本文提出了一种新的基于菱形分组器的TSV聚簇故障容错结构.以菱形分组器将TSV蜂窝阵列划分为若干TSV组,为每组配置相应的修复资源,达到分散TSV聚簇故障后逐个修复的目的,并以数据选择器链共享修复资源.实验结果表明,本文结构针对聚簇或均匀分布的TSV故障修复率均达到了99%,远高于同类方法,良好适用于修复TSV聚簇及均匀故障.

TSV等效电路模型建立及分析

硅通孔技术(TSV)是一种实现三维集成电路的方法。为了加快三维集成电路的制造测试速度,必须对TSV结构精确建模。该文提出了一种利用CAD工具提取TSV电路模型的方法。通过三维全波模拟,可揭示常见的TSV参数和故障对TSV电路模型的影响。该文方法所提取的模型表明,衬底电导率对TSV故障的表征有较大的影响,相对较大的针洞不会改变TSV特征参数。

基于功能细分的硅通孔容错方法

硅通孔(Through Silicon Via,TSV)技术是现今主流的三维芯片上下层互联技术之一.将从三维片上网络(Network on Chip,NoC)垂直通道的功能细分入手:按照TSV重要性的不同划分成组,对不同的TSV组配置不同的冗余配置比.在现有的"包-连接电路"(PCC)平台上完成的实验显示,该冗余容错方案保证了在TSV总数达到十万量级时,成品率依然高达99.999 99%的同时,面积开销与非功能细分方案相比优化了35%以上.

3D堆叠芯片硅通孔容错设计

3D堆叠芯片采用硅通孔(Through-Silicon Vias,TSVs)技术垂直连接多个裸晶(die),具有较高的芯片性能和较低的互连损耗,引起工业界和学术界的广泛关注。随着3D芯片堆叠层数的增加,一个TSV小故障都可能导致成本的大幅度增加和芯片良率的大幅度降低。TSV的密度与故障的发生概率有着密切的关系,TSV密度较大时,其发生故障的概率就会增大。为了减少故障产生的概率,提高良率,提出一种以密度为导向的TSV容错结构,首先将TSV平面分成多个密度区间,密度较大区间的信号TSV被分配较多的修复TSV,但同时此区间上设计尽量少的修复TSV,以减少此区间内总的TSV密度。理论分析和实验结果均表明该方法可以有效地减少故障发生的概率,并对故障TSV进行修补,同时具有较小的硬件代价。

三维集成电路中硅通孔复合故障的检测与诊断

在硅通孔(TSV)制造工艺中,TSV不可避免会出现电阻开路和电流泄漏同时存在的复合故障,且相比TSV单一故障,复合故障会大大降低三维集成电路的可靠性。以TSV作为环形振荡器的负载,以环形振荡器的振荡周期与占空比为测试参数,提出了一种基于粒子群优化(PSO)的最小二乘支持向量机(LSSVM)的故障诊断模型。利用不同故障类型的振荡周期与占空比的数据来训练LSSVM,采用PSO优化LSSVM的结构参数,提高了模型诊断的效率与正确率。仿真结果表明,该方法不仅能够检测出故障,还可以将故障进行分类,即开路故障、泄漏故障以及不同程度的复合故障。采用LSSVM的平均故障诊断正确率为95.17%,而采用PSO优化后的LSSVM,平均故障诊断正确率达到97.17%。

面向非全互连3D NoC的低开销容错路由算法

由于TSV通道具有高硬件代价和低可靠性的缺点,限制TSV通道数量的非全互连3D NoC得到广泛研究.在非全互连3D NoC中,路由器需要维护TSV表以助数据包在层间传输时找到可用的TSV通道.现有研究的TSV表存储了整个层面内的TSV通道,具有高硬件开销、高重构代价的缺点.因此,提出新的TSV表存储策略,仅需存储距离路由4个端口最近的TSV位置和距离.同时考虑到由于TSV分布的非均匀性,数据包在传输过程中可能在TSV附近的路由造成拥塞,文中提出了基于新TSV表的具有拥塞感知的容错路由算法.实验结果表明,在高注入率条件下该算法比Elevator-First算法具有更好的网络传输性能,且在故障率达到50%时仍能保证75%的数据包接收率.

基于边沿延时翻转的绑定前硅通孔测试方法

硅通孔(Through-Silicon Via,TSV)在制造过程中发生开路和短路等故障会严重影响3D芯片的可靠性和良率,因此对绑定前的TSV进行故障测试是十分必要的.现有的绑定前TSV测试方法仍存在故障覆盖不完全、面积开销大和测试时间大等问题.为解决这些问题,本文介绍一种基于边沿延时翻转的绑定前TSV测试技术.该方法主要测量物理缺陷导致硅通孔延时的变化量,并将上升沿和下降沿的延时分开测量以便消除二者的相互影响.首先,将上升沿延时变化量转化为对应宽度的脉冲信号;然后,通过脉宽缩减技术测量出该脉冲的宽度;最后,通过触发器的状态提取出测量结果并和无故障TSV参考值进行比较.实验结果表明,本文脉宽缩减测试方法在故障测量范围、面积开销等方面均有明显改善.