基于众核平台的CLCG并行化设计与实现

针对组合式线性同余产生器,在众核平台上给出一种并行化设计。该设计依据组合式线性同余产生器串行算法原理,将组合式线性同余产生器周期内的随机数序列进行分块产生,每个线程独立产生一段周期内的随机数子序列,从而进行并行化处理。实验结果表明,该设计能够通过TestU01的452项测试,移植到Intel MIC平台后性能良好,产生10 000 000 000个随机数的时间相对CPU单线程的最优加速比为14.61。

基于MIC的MRG32k3a并行化设计与实现

随机数产生器在工程模拟等领域获得广泛应用,MRG32k3a是一种性能优异的随机数产生器,但产生速率较慢。针对这种情况,在研究MRG32k3a串行算法的基础上,利用算法并行化理论,提出一种基于MIC(Many Integrated Core)平台的MRG32k3a并行化方法。实验结果表明,该方法能通过Test U01的全部测试,移植到MIC平台后加速比与线程数呈线性增长关系,相对CPU单线程的最佳加速比为17.73。

集成众核平台下CombLec88的并行化

针对随机数产生器CombLec88相对于传统的线性同余产生器LCG(linear congruential generator)运行速度较慢的情况,在研究CombLec88串行算法的基础上,利用"Simple skip ahead"算法并行化理论,提出一种基于Intel MIC(many integrated core)众核平台的CombLec88并行化方案。割分一个周期内的原始随机数序列,汇总各个线程产生的随机数,产生所需随机序列。实验结果表明,该方案能够通过TestU01的454项测试,与串行程序相同,移植到Intel MIC平台后性能良好,相对CPU单线程的最优加速比为16.004。

基于超多核心平台的Knuth39并行化实现及性能分析

针对Knuth39随机数发生器运行速度慢的问题,提出了一种基于超多核心(MIC)平台的Knuth39并行化方法。首先,将Knuth39发生器的随机数序列以固定间隔划分成多个子序列;然后,每个线程从各子序列的起点开始生成随机数;最后,将各个线程生成的随机数序列组合成最终的序列。实验结果表明,并行化后Knuth39通过了Test U01的452项测试,与串行程序相同。同中央处理器(CPU)单线程相比,并行化后MIC平台下的最优加速比可达到15.69倍。所提方法有效地提高了Knuth39发生器的运行速度,并且保证了生成序列的随机性,更加适用于高性能计算领域。

Introduction to Secure PRNGs

Pseudo-Random Number Generators (PRNGs) are required for generating secret keys in cryptographic algorithms, generating sequences of packet in Network simulations (workload generators) and other applications in various fields. In this paper we will discuss a list of some requirements for generating a reliable random sequence and then will present some PRNG methods which are based on combinational chaotic logistic map. In the final section after a brief introduction to two statistical test packets, TestU01 and NIST suite tests, the PRNG methods which are presented in the fourth section will be appraised under these test packets and the results will be reported.