Tilepro64多核处理器的软件无线电平台构建

以Tilepro64多核处理器为核心,设计了面向无线信号数据采集处理的软件无线电系统平台。无线中频信号通过以FPGA为核心的模拟前端的放大、滤波和下变频等处理,进入基于Tilepro64处理器的数字处理模块,经过解调和解码等步骤,将信息由XAUI接口传往上位机。

基于TILEPro64的多核并行视频编码研究

与之前的视频编码标准相比,H.264/AVC视频编码在编码性能上取得了很大的突破,但由于计算复杂、数据量大,嵌入式单核平台难以完成实时视频编码工作,于是嵌入式多核平台上并行编码成为必然。本文通过对TILEPro64多核结构和X264编码器计算复杂度的分析,提出基于TILEPro64多核处理器并行编码的方法来实现对X264编码器的优化。实验结果表明,运用本文提到的算法,编码的帧率得到了极大的提升,而且视频的质量变换不明显。

基于TILEPRO64的H.264/AVC多粒度并行编码研究

H.264/AVC视频编码标准与过去的视频编码标准相比,在编码效率上有了很大的提高。然而,较高的计算量使H.264/AVC视频编码很难在嵌入式平台上完成高清视频的实时编码,因此提出基于多核的H.264/AVC并行编码器成为必然。文章主要研究的是基于TILEPR O64多核处理器的slice级与宏块级多粒度并行编码。结果表明,在TILEPR O64多核处理器上,H.264/AVC多粒度并行编码可以取得更好的加速效果,且编码后的视频质量变化不明显。

基于多层次并行架构的H.264解码算法

针对高清图像视频的实时解码需求,提出一种基于多层次并行流水架构的解码算法。该算法首先针对图像的宏块行实现基于功能模块的行级并行算法,并通过功能模块的二次划分进行核间负载均衡的优化,再针对解码过程中开销较大的滤波环节,利用宏块之间的依赖关系进行多核并行处理,对行级并行算法进行更深层次上的再优化设计。实验结果表明,该算法可以在TILEPro64平台上实现1 080P全高清码流的实时解码,实现了较高的并行加速比,最高达到10.01,和已有的并行解码算法相比,加速比提升80%。

基于功能和数据划分的H.264并行解码算法

针对H.264视频解码算法的并行模块选择、划分及解码速度优化等问题,面向TilePro64多核平台,提出一种可扩展的H.264并行解码算法。对该算法的内部功能模块进行整合和划分,根据核间数据的依赖关系,动态分配功能模块及优化算法并行效率。实验结果表明,该算法在解码效率、多核并行程度、解码时延等方面均有较好性能,相比传统并行解码算法,其并行加速比提高约25%。