边沿取样电路和同步动态时序电路综合

本文提出用电容代替触发器作为记忆元件的双边沿同步动态时序电路（ＳＤＳＣ）的综合方法．基于电路三要素（信号、网络和负载）理论，首先推导出边沿取样定理；接着研究普适双边沿状态图和电路图的关系，再将卡诺图方法由门级发展到元件级；最后提出ＳＤＳＣ的状态编码原则，从而形成有效的ＳＤＳＣ的综合方法，用此方法设计了一些结构极简单的动态电路，诸如错码检测电路仅用２２个ＭＯＳ管，８４２１ＢＣＤ码十进制计数器仅用３１个ＭＯＳ管等．

卡诺图在数字电路教学中的应用

卡诺图是逻辑电路中非常重要的分析工具,简单、直观、便于使用的特点使其在逻辑电路中有着广泛应用.现行的教材中虽然都介绍了相关的知识,但篇幅都不是很大,使得初学者不能系统地掌握卡诺图的应用.卡诺图不仅可以应用于逻辑函数的化简,还可以应用于逻辑函数表达式形式的变换、实现逻辑函数的运算、判断和消除逻辑电路的竞争冒险等.笔者通过具体实例,介绍了卡诺图在数字逻辑电路中的应用,体现了卡诺图的实用性.系统地掌握卡诺图的应用可以使学习者在学习过程中达到事半功倍的效果.

卡诺图在时序逻辑电路设计中的应用

卡诺图是分析和设计数字电路的重要工具,本文首先阐述卡诺图模型建立方法,然后通过时序逻辑电路设计实例讨论卡诺图的应用方法,最后对卡诺图应用进行剖析。本文总结归纳了初学者理解上容易犯错的关键点,可使学生学习卡诺图时避开一些误区,从而熟练掌握和运用卡诺图工具。

时序逻辑电路的矩阵分析法

从Mealy的数学模型出发 ,探讨了利用矩阵和向量的有关运算法则分析时序逻辑电路的方法 ,解决了现有时序逻辑电路分析方法中 ,在次态和输出表达式的问题含有未知的原状态变量 ,从数学方法看 。

一种设计同步时序电路的新方法

介绍了一种设计同步时序逻辑电路的新方法。该方法之关键在于直接从时序电路的状态转换图（ＳＴＤ）获得Ｊ－Ｋ、Ｄ和Ｔ触发器的激励方程式。采用该方法设计了几个实例，并由此验证了其正确性和有效性。

次态卡诺图在时序逻辑电路中的应用

基于逻辑电路的设计中经常涉及到用卡诺图化简逻辑函数的过程,给出了利用次态卡诺图设计逻辑电路的方法及不同触发器的状态方程在次态卡诺图上的表示,并举例加以说明。

异步时序逻辑电路分析方法的研究

首先对异步时序逻辑电路的特点和分类进行描述,接着从具体的操作步骤、结果的表现方式等方面结合具体实例阐述其一般的分析方法和新出现的分析方法:计算分析法和卡诺图分析法,并对计算分析法进行改进,以期能够更好地指导异步时序电路的分析。通过实例分别阐述3种分析方法,并进行对比,在保证分析结果的前提下,改进的计算分析法分析异步时序逻辑电路时不用考虑时钟信号,使分析变得简单;而卡诺图分析法使分析过程思路清晰,状态转换更加直观化。

基于次态卡诺图的JK驱动方程的改进方法进行时序逻辑电路的设计

在应用次态卡诺图得到JK驱动方程时,为了达到时序逻辑电路设计最简化。论文在分析JK触发器的特性,及求取JK触发器驱动方程的传统方法中存在的问题,提出了用次态卡诺图求取JK驱动方程的改进方法。并通过示例说明利用该方法进行时序逻辑电路设计的过程。由此得出所提出的改进方法是可行的。

时序逻辑电路的次态卡诺图分析法

讨论了同步时序逻辑电路的次态卡诺图分析法与异步时序逻辑电路的次态卡诺图分析法，这两种方法分别是利用状态方程给出各触发器的次态卡诺图，并由次态卡诺图画出状态转换图以及利用状态方程和时钟方程绘出包含“动令”在内的各触发器的次态卡诺图，并由次态卡诺图画出状态转换图．该法是１种分析时序逻辑电路功能的新方法．

时序逻辑电路的卡诺图分析法

提出了一种分析时序逻辑电路功能的新方法:利用分项满足法和时钟方程来填写状态方程的卡诺图。

数字电子技术中卡诺图的几点灵活应用

卡诺图化简法是逻辑函数化简方法之一。它不需要特殊的技巧,不必熟记各种逻辑代数公式,只要遵循一定的规则就能得到化简结果。从卡诺图化简逻辑函数出发,介绍了卡诺图的几点灵活应用。

联合卡诺图在时序逻辑电路设计中的应用

介绍了次态联合卡诺图在同步时序逻辑电路设计中的应用,重点讨论了异步时序逻辑电路的设计方法,提出了异步时序逻辑电路设计的驱动函数法和翻转模式法,并分别举例说明次态联合卡诺图在同步和异步时序逻辑电路设计中的应用。

同步时序逻辑电路的设计技巧

在进行同步时序逻辑电路设计时 ,可在状态分配之后 ,先对状态表进行仔细的观察 ,然后可根据所选用的触发器的状态图 ,通过对触发器状态翻转条件的高度概括写出驱动方程 ;也可根据所选用的触发器的驱动表 ,利用卡诺图 。

卡诺图在时序逻辑电路自启动教学中的应用

自启动是时序逻辑电路设计教学过程中必须考虑的问题,也是数字电路课程教学的重点和难点内容。本文详细介绍了电路不能自启动的原因,并举例说明在时序电路设计教学中,可基于次态卡诺图化简,预先设计好无效状态的次态,实现逻辑电路的自启动。结合卡诺图的方法,使学生更易于掌握时序逻辑电路的设计以及解决自启动问题。

基于竞争-冒险的卡诺图在组合逻辑电路中的应用

在组合逻辑电路中竞争是一种特有的现象,该现象是由同一输入信号经过不同的逻辑门电路后到达同一终点时产生的延迟时间差造成的,而竞争现象的发生往往容易引起冒险现象的发生。因此,在对组合逻辑电路进行设计时,应尽量避免电路中出现竞争冒险现象,因为它会导致组合逻辑电路在逻辑设计上虽然准确无误,但是会在实际的调试运行过程中得到错误的结果。文章在对竞争冒险现象产生的原因,识别方法分析的基础上,介绍了一种简单易操作的卡诺图法来识别和清除竞争冒险现象。

次态卡诺图在时序逻辑电路自启动设计中的应用

时序逻辑电路的设计过程中,电路是否能够自启动是必须考虑的问题,也是数字电子技术课程教学的重点和难点内容。通过详细分析电路不能自启动的原因,提出了利用卡诺图消除不能自启动的问题,修改次态卡诺图,为次态卡诺图中的无效状态指定次态,指定的次态属于有效循环状态。利用该方法实现了逻辑电路的自启动。

基于“异或”门的组合逻辑化简CAD

“异或”门电路目前已作为基本门电路使用，但组合逻辑电路ＣＡＤ大多采用以“与非”、“或非”等为基本器件的设计技术。基于“异或”门的组合逻辑化简ＣＡＤ发展了传统的设计方法，把“异或”门作为基本逻辑门，研究出计算机自动逻辑设计的实用方法。对于某些逻辑设计，进一步简化了电路，使电路成本降低，可靠性提高，同时减少了门电路的级数，提高了电路的工作速度。

异步时序逻辑电路设计的一种简明方法

提出了一种异步时序电路设计的新方法:时钟信号与次态卡诺图联立法.根据时钟信号填写次态卡诺图,当触发器满足时钟信号时其次态由状态转换图决定,否则其次态为约束项.据此可方便求出驱动方程并判断自启动.

《数字逻辑电路》中触发器的应用教学探讨

探讨《数字逻辑电路》中触发器的应用线上教学。从集成边沿JK触发器入手,借助Proteus仿真电路,分析JK触发器的电路结构、功能真值表、卡诺图、特征方程、状态转换图、驱动表、时序图等七个方面;由Proteus仿真实践融合理论分析得出由触发器构成的应用电路,并分析电路功能,总结规律,实现了线上教学的时效性、扩展性和灵活性。

数字电路课程中卡诺图法的探讨

卡诺图在逻辑函数化简、运算以及数字电路的应用中有着广泛的用途。本文介绍了如何运用卡诺图对逻辑函数进行运算,以及在利用数据选择器实现逻辑函数的电路中,如何巧妙地运用卡诺图进行化简,得到最优方案,以达到事半功倍的效果,并介绍了几种特殊逻辑函数卡诺图的应用。