Turbo EPON ONU中的CRC32并行研究与实现

在Turbo EPON的ONU端,其下行数据流传输高达2.5 Gb/s。本文介绍了Turbo EPON ONU MAC控制器的逻辑框图和CRC32的校验原理,采用CRC32的硬件并行方案来实现ONU中高速数据传输的校验,然后用Modelsim进行了仿真。仿真结果证明了该设计方案的可实现性,实现数据的无差错高速传输。该设计方案的逻辑工作速率可以达到2 G,与常用的串行CRC32校验相比,在增加面积很有限的基础上,提高了校验速度。同时,也为下一步Turbo EPON ONU MAC控制芯片的设计研究作了一定的准备。