3GPP Turbo解码器解交织矩阵的硬件实现

本文介绍了一种数字通信中的交织、解交织器方案,并着重介绍了3GPP建议标准用于TD-SCDMA系统的Turbo解码器解交织矩阵的高效低功耗硬件实现。

基于无冲突多项式交织器的高速并行Turbo解码器

提出了基于高次多项式无冲突交织器的Turbo码并行解码的优化实现方法,解码器采用MAX-Log-MAP算法,完成了从Matlab算法设计验证到RTL设计、FPGA验证,并在LTE无线通信链路中验证。设计的Turbo并行高速解码器半次迭代的效率为6.9bit/cycle,在最高迭代为5.5次、时钟频率为309MHz下,达到207Mb/s的吞吐率,满足高速无线通信系统的要求,交织和解交织采用存储器映射方法。该设计节约了计算电路和存储量。

郎讯科技贝尔实验室推出全球首款Turbo解码器芯片处理数据速率高达24Mbps强大软件支持纠错增容

朗讯科技贝尔实验室的研究人员日前宣布推出全球第一款Turbo解码器芯片,并公布其体系结构和性能详细信息。这款芯片用于第三代(3G)无线数据终端,支持不断发展的高速下行分组接入(SHDPA)标准。贝尔实验室设计的这款芯片将授权无线数据终端厂家生产,它足以处理高达每秒24Mbps的数据速率——几乎比目前最先进的移动网络快十倍。

关于Turbo code解码器实现的几种方案

介绍了Turbo码的基本结构 ,并从工程实现的角度提出了实现Turbo码解码器的几种方案 ,从DSP和FPGA实现以及使用专用芯片 (ASIC)几个方面进行了分析和比较 ,得出了随着Tur bo码应用的逐渐升温 。