利用0.35μm工艺条件实现了性能优良的小尺寸全耗尽的器件硅绝缘体技术(SOI)互补金属氧化物半导体(FD SOI CMOS)器件,器件制作采用双多晶硅栅工艺、低掺杂浓度源/漏(LDD)结构以及突起的源漏区。这种结构的器件防止漏的击穿,减小短沟道效...利用0.35μm工艺条件实现了性能优良的小尺寸全耗尽的器件硅绝缘体技术(SOI)互补金属氧化物半导体(FD SOI CMOS)器件,器件制作采用双多晶硅栅工艺、低掺杂浓度源/漏(LDD)结构以及突起的源漏区。这种结构的器件防止漏的击穿,减小短沟道效应(SCE)和漏感应势垒降低效应(DIBL);突起的源漏区增加了源漏区的厚度并减小源漏区的串联电阻,增强了器件的电流驱动能力。设计了101级环形振荡器电路,并对该电路进行测试与分析。根据在3V工作电压下环形振荡器电路的振荡波形图,计算出其单级门延迟时间为45ps,远小于体硅CMOS的单级门延迟时间。展开更多
基于"U"形增强型双扩散金属氧化物半导体(DMOS+)平面元胞、增强型受控缓冲层(CPT+)技术及结终端扩展(JTE)终端结构,通过引入载流子存储层、优化背面缓冲层及背面集电极结构,开发出低导通损耗、高关断能力及宽短路安全工作区的...基于"U"形增强型双扩散金属氧化物半导体(DMOS+)平面元胞、增强型受控缓冲层(CPT+)技术及结终端扩展(JTE)终端结构,通过引入载流子存储层、优化背面缓冲层及背面集电极结构,开发出低导通损耗、高关断能力及宽短路安全工作区的4 500 V IGBT芯片。高温测试(Tj=125℃)结果表明,该4 500 V IGBT的导通压降(Vceon)为3 V,能够关断6.75倍额定电流,并通过了Vgeon=21.5 V、tsc=15μs的极限短路测试;4 500 V/1 200 A IGBT模块的最高工作结温Tj达150℃。展开更多
文摘利用0.35μm工艺条件实现了性能优良的小尺寸全耗尽的器件硅绝缘体技术(SOI)互补金属氧化物半导体(FD SOI CMOS)器件,器件制作采用双多晶硅栅工艺、低掺杂浓度源/漏(LDD)结构以及突起的源漏区。这种结构的器件防止漏的击穿,减小短沟道效应(SCE)和漏感应势垒降低效应(DIBL);突起的源漏区增加了源漏区的厚度并减小源漏区的串联电阻,增强了器件的电流驱动能力。设计了101级环形振荡器电路,并对该电路进行测试与分析。根据在3V工作电压下环形振荡器电路的振荡波形图,计算出其单级门延迟时间为45ps,远小于体硅CMOS的单级门延迟时间。
文摘基于"U"形增强型双扩散金属氧化物半导体(DMOS+)平面元胞、增强型受控缓冲层(CPT+)技术及结终端扩展(JTE)终端结构,通过引入载流子存储层、优化背面缓冲层及背面集电极结构,开发出低导通损耗、高关断能力及宽短路安全工作区的4 500 V IGBT芯片。高温测试(Tj=125℃)结果表明,该4 500 V IGBT的导通压降(Vceon)为3 V,能够关断6.75倍额定电流,并通过了Vgeon=21.5 V、tsc=15μs的极限短路测试;4 500 V/1 200 A IGBT模块的最高工作结温Tj达150℃。