基于FPGA的UART控制器设计

在数据通信、计算机网络以及分布式工业控制系统中,串行通信是用来交换数据和信息的常用方式。为了实现FPGA和上位机的串行通信,用硬件描述语言Verilog HDL编写程序,实现了在Xilinx公司的FPGA器件XC3S200内部嵌入UART控制器,并进行了Modelsim下的仿真和FPGA与PC机的通信测试,效果良好。该UART控制器用软件实现了UART内核、信号监测器、移位寄存器、波特率发生器、计数器、总线选择器等以前硬件芯片所实现的功能,节省了电路板面积,且工作稳定、可靠,可以灵活地嵌入到一些通信系统当中。

片上总线型PowerPC系统控制器的FPGA设计

介绍了PowerPC系统控制器两种结构中IP互连和复用的优缺点,分析了片上总线型系统控制器的各子模块结构,采用硬件描述语言(HDL)描述该控制器功能,并采用Modelsim进行仿真,最后进行了FPGA原型验证。验证结果表明,采用片上总线结构的系统控制器不仅能实现预期功能,还解决了IP互连问题,提高了IP的可复用性。

基于FPGA的多功能多路舵机控制器的实现

利用现场可编程门阵列(FPGA)构建了一个可编程片上系统(SOPC)实现能同时控制多个伺服舵机的控制器,用于遥控/自控飞艇的控制。该片上系统的硬件部分主要由串口通信模块、NIOS-IICPU模块、脉宽调制(PWM)信号发生模块、PWM信号脉宽计数模块以及多路开关模块组成。软件部分主要是串口通信软件。其中,PWM信号发生模块可通过串口通信灵活地设置每路PWM信号的占空比。仿真和实验结果表明,该控制器可根据串口通信数据,可靠地对每个伺服舵机进行独立控制,且舵机运行平稳无颤振。

双处理器间的同步串口通信机制软件实现方法

传统处理器间实现同步通信通常采用FPGA和同步时钟两种方式,前者存在FPGA与处理器集成度不高的问题,导致硬件设计的复杂度加剧;后者同步时钟设计复杂,系统会产生很大的软件开销。针对上述处理期间同步通信产生的不利问题,利用PowerPC系列处理器P2010的两个独立控制的UART控制器实现系统间的互联通信,同时配合软件约定的数据帧定义、缓冲区控制和握手机制,完成了一个数据处理模块上两个P2010处理器间的同步通信机制,减少了数据处理模块硬件电路设计的复杂度,增加了处理器间协调工作的途径,加强了数据处理模块使用的灵活性。相较于传统的同步通信方法,在不增加硬件成本和软件时间开销的同时提高了处理器间传输的稳定性和可靠性。