基于USB PD 3.0协议的新型双相标记解码电路设计与验证

文章提出一种基于USB PD 3.0协议的新型双相标记解码电路设计并给予验证。通过状态机控制计数器的起始与停止,实现单个数据周期突变25%以内的解码结果的预测和产生;通过有限长单位冲激响应滤波器计算得到解码阈值,支持对周期在增减7.13%范围内变化的、连续13个数据的解码,增大解码范围;增加完善的错误检测机制,提高电路的安全性;增加门控,空闲时关闭解码电路,节约能耗。在Synopsys公司的DC开发平台下,对电路进行仿真验证,结果表明相较参考文献中的解码电路,该文的电路结构更简单,解码准确性更高,电路面积更小,功耗更低,解码的安全性更高。

基于FPGA + USB3.0的图像降噪系统

针对图像降噪过程中,图像边缘模糊和实时性差的问题,本文提出了一种基于FPGA和USB3.0的图像降噪系统,其中包括高斯滤波和双边滤波算法两种降噪算法,对这两种算法进行实验,并进行了对比分析。该系统的设计充分利用了FPGA的高度并行性和USB3.0的高速数据传输能力,为实时处理提供了强大的支持。实验结果表明双边滤波算法在降噪中,能更好地保留图像边缘信息,并且能够达到实时处理的要求,这一系统的创新性在于其综合运用了硬件加速和高速数据接口,为图像降噪提供了高效可靠的解决方案。

基于MLVDS和USB3.0的大数据高并发传输控制系统设计

为解决网络主机大数据样本单位并发量有限的问题,有效控制大数据高并发传输数据参量,设计了基于多点低压差分信号(MLVDS)和USB3.0的大数据高并发传输控制系统;在Web服务器架构中,接入MLVDS驱动器与并行接收器设备,并联合相关应用元件,调度可移动网关的主控模块,完成大数据高并发传输控制系统的硬件结构设计;利用USB3.0控制芯片,完善接口电路组织的连接回路,完成基于USB3.0的控制电路搭建;设置MySQL数据库表单,借助TCP/IP协议,处理大数据并发文本,再联合相关大数据参量,定义INF传输控制指令,实现对传输控制行为的分析;结合相关硬件结构,完成基于MLVDS和USB3.0的大数据高并发传输控制系统的设计;实验结果表明,设计系统可提升大数据样本顺序和逆序并发量的均值水平,解决了大数据样本单位并发量有限的问题,有效控制大数据高并发传输数据参量。

基于USB3.0的多通道叶尖间隙数据采集系统设计

动叶片与发动机机匣之间的叶尖间隙参数是反映航空发动机工作性能和运行安全的关键状态参数之一。多级多叶片叶尖间隙同时进行测量时,叶尖间隙测量数据量巨大,多通道数据快速处理与传输至关重要。设计了基于USB3.0的4通道叶尖间隙数据采集系统,提出了全采集和在板处理两种数据处理方法。利用FPGA高速并行处理多路ADC量化数据,通过USB3.0总线将预处理后数据传输至计算机,以进行数据后处理、显示与存储。通过实验验证了数据采集系统的有效性,USB3.0接口的数据传输带宽可达400 MB/s,系统理论上可扩展至32通道叶尖间隙信号输入。数据采集系统可同时满足叶尖间隙离线数据分析和实时在线监测的不同测量需求,设计方法在叶尖间隙测量工程应用方面具有重要意义。

基于多路USB3.0接口的高速图像处理平台设计

为解决复杂图像处理应用场景如全景视频拼接、多目标跟踪、环境感知等对于图像处理.设备的高实时性和灵活性需求,本文结合多路USB30接口的高吞吐性能与多核DSP+FPGA架构的高算力优势,提出了一种基于多路USB30接口的高速图像处理平台设计。该平台以8核IDSP芯片TMS320C6678为核心,辅以基于FPGA实现的6路USB30高速接口,搭配8片大容量的DDR3SDRAM和4通道的SRO与2通道的PCE高速通道,可实现最多同时对6路高清视频数据的实时传输与处理。经测试验证,该平台能以330MBps的速度稳定地传输多路视频数据,具有良好的灵活性和高吞吐率。

基于USB3.0和FPGA的弹载数据下载接口设计

弹载记录系统用于采集和存储导弹飞行过程中雷达、红外图像等各类数据信息,事后通过数据下载、分析、处理可以完整地获得飞行过程中导弹的各种技术数据和状态,为导弹研制和试验提供可靠的数据支持。本文从弹载记录系统的组成及原理出发,设计了一款基于USB3.0和FPGA的弹载数据下载接口。通过对USB3.0的接口设计、FPGA的逻辑控制设计和上位机软件设计,并经过试验测试,USB3.0接口的下载速度可达125MB/s,为弹载数据下载提供了新的解决方案。

基于USB 3.0的高速CMOS图像传感器数据采集系统

随着高速CMOS图像传感器分辨率和帧率的大幅度提升,无论在数据传输带宽方面还是缓存容量方面都需要图像采集系统能够应对巨大的实时数据量来满足使用要求。基于此,本文提出了一种基于现场可编程门阵列(FPGA)和USB 3.0的高速CMOS图像传感器的数据采集系统实现方式。本文依次从系统电路硬件设计、FPGA和USB 3.0芯片软件功能设计以及上位机软件设计进行阐述,最后对系统进行整体调试并给出了实验结论。测试结果表明本系统能够最大化利用USB 3.0芯片的传输能力,同时实现图像接收过程的零误码率。因此,该系统可较好地满足目前高速高分辨率CMOS图像传感器对数据采集的数据实时性和准确性要求。

基于USB Hub的多参数生理信号检测系统

针对个体化生理参数检测功能的需求,基于USB Hub架构,研制了一种多参数生理信号检测系统。心音、心电等生理信号由传感器采集,经过模块化生理信号检测电路并通过USB总线接口与具有医疗仪器电气安全隔离功能的USB Hub模块连接,然后由USB总线将生理信号传输到PC机,对信号进行实时显示与分析处理。该研究对于实现医疗仪器的高可靠性、易维护性、以及灵活扩展性具有重要的意义。

USB 3.0控制端点的功能验证方法

根据USB 3.0协议,提出一种可用于指导USB 3.0设备控制器IP核控制端点的功能验证的方法。以控制端点和控制传输的功能及特点为基础,从测试平台的搭建出发,按照控制传输的设置阶段、数据阶段和状态阶段分别给出了USB 3.0主机和设备的控制端点之间的交互所必须遵循的规则。另外,整个验证流程采用流程控制状态机来加以控制。最后以一款USB 3.0设备控制器IP核作为测试对象,对该验证方法进行了实践检验,验证结果显示该验证方法可以用于指导USB 3.0设备控制器IP核控制端点的功能验证工作。

高速大容量记录仪的USB3.0高速读数接口设计

针对当前USB 2.0已不能满足对高速大容量数据记录仪快速读数的要求,设计了一种基于USB 3.0的高速读数接口。系统以存储阵列构建的某高速大容量机载雷达数据记录仪为背景,USB 3.0采用Slave FIFO接口模式,以记录仪的FPGA为外部主控制器,在FPGA内部构建一个高速FIFO实现对存储数据的缓存与传输,最后通过USB 3.0接口高速传输至计算机。重点介绍了USB 3.0读数接口硬件及其固件程序和FPGA控制程序的设计,并采用GPIF Designer II及Quartus II软件进行仿真与验证。实验结果表明,该USB 3.0接口速率可达120 MB/s,满足记录仪高速读取的要求。

PCI及USB 3.0在高速数据传输系统中的应用研究

设计一种USB 3.0+PCI的双接口数据传输系统,系统采用FPGA作为核心控制器,CYUSB3014和PCI9054作为USB 3.0与PCI接口芯片,实现上位机下发指令给远端采编存储设备,及存储设备的数据回传。设计中PCI接口采用单次访问结合突发访问的数据传输模式,USB通信高速稳定,且两个接口互为备用,相较于单一接口具有更高的可靠性。实践表明,该系统数据传输速率达到176 MB/s,保证可靠性的同时,相较于单一USB 2.0接口的12 MB/s有了大幅提高。

基于FT600的USB3.0接口设计

为了简化相机调试系统,降低调试成本,设计了基于FTDI公司的FT600芯片的USB3.0接口。首先,对Camera Link接口相机调试的复杂性和USB3.0接口调试的优势做了简要介绍,接着,对整个接口的硬件电路设计过程进行了说明,根据相应的数据手册,完成了对FT600芯片外围电路及控制芯片,现场可编程门阵列(FPGA)外围电路的设计。最后,用Verilog硬件描述语言(Verilog HDL)对FPGA内部完成编程,并通过FTDI公司提供的上位机程序对所设计的接口进行了测试。测试结果表明,该USB3.0接口电路能够通过上位机软件对工作模式进行设置,并能以200 MB/s左右的速率对数据进行传输。能够满足相机调试时的需求,达到简化调试系统的目的。

USB3.0设备控制器IP核OUT端点测试平台的研究与实现

从一款自主研发的USB3.0设备控制器IP核出发,完成USB3.0设备控制器IP核OUT端点模块3种传输模式(批量传输、中断传输和等时传输)的功能验证。通过Verilog语言搭建一个完整的OUT端点测试平台,测试平台包括USB3.0设备控制器IP核、主机模块(包参数产生模块、包产生模块、链路命令产生模块、包检测模块及链路命令检测模块)和应用核模块。实验测试结果与USB3.0 OUT端点3种传输模式的协议规范完全符合。该平台能够对USB3.0设备控制器IP核OUT端点的3种传输方式进行全方位的功能验证。

光纤转USB3.0高速数据转换模块设计

介绍了北京谱仪Ⅲ内室读出电子学系统中的光纤转USB3.0高速数据转换模块,包括FPGA固件、USB接口芯片固件以及上位机程序的设计。实验结果测试表明:数据转换板解决了计算机接收光纤数据问题,可实现300 MB/s的稳定数据传输与波形显示,提高了数据采集测试系统的数据传输能力及兼容性。

USB3.0头包信息中CRC-16的Verilog实现

文章基于CRC检错原理,根据USB3.0协议规定的要求,通过Verilog实现了一种并行的CRC-16的计算方法,设计模块在Quartus中编译和仿真,给出了电路实现结构图、模块的接口信号、信号的物理意义以及部分程序和仿真波形图,并将实验结果与USB3.0规范中给出的数据帧样本进行了比较。结果证明这种方法能完成USB3.0头包信息中CRC-16的计算,满足数据传输准确性和时序要求,并能用于USB3.0控制器包的产生模块和包的检测模块。

低功耗可配置的USB3.0设备控制器IP核设计

为实现USB 3.0设备的单芯片应用,提出一种可配置的USB 3.0设备控制器架构和面向SoC集成的IP核设计方法。通过宏定义和寄存器IP配置,使得USB 3.0设备控制器支持系统总线、物理层接口、端点属性、缓冲以及低功耗策略可配,提高IP重用性。采用门控时钟技术对非工作状态逻辑进行时钟屏蔽以降低动态功耗,利用门控电源技术断开USB控制器电源,从而最大限度地降低挂起模式下的静态功耗。实验结果表明,使用门控时钟、门控电源技术后,USB 3.0设备控制器在U0状态下的动态功耗减少50%、在休眠模式下的总功耗比U3状态减少95.5%。

基于USB3.0的高速数据传输电路的设计

针对大容量数据记录器与外围计算机之间的数据通信时间长速度慢的问题,借助USB3.0接口良好的向后兼容性、易于使用性、可热插拔性、传输速度快等特点,设计了以FPGA为主控单元,DDR2SDRAM作为高速大容量缓存,USB3.0接口作为与计算机进行数据通信接口的高速数据传输电路系统;采用外接I2C接口的EEPROM作为USB3.0接口芯片的启动方式;通过专用的线性稳压器为DDR2提供稳定的参考电压和吸收电流;最后详细介绍了USB3.0接口芯片的固件程序配置和FPGA控制模块的逻辑设计;实验测试结果表明,通过USB3.0接口该系统数据传输速度达到149.29M/s,且数据传输可靠。

基于FPGA的USB3.0高清视频传输系统的设计

针对USB2. 0接口由于速率和带宽不够而无法满足高清视频实时传输的问题,提出了一种基于FPGA的USB3.0高清视频传输系统方案,并从吞吐速率角度分析了方案的可行性;采用SDRAM缓存视频数据和在视频流中插入帧同步码的方法,保证视频图像的完整和像素对齐;对系统进行了模拟测试和实际高清视频传输测试,测试结果表明:该系统实现了高清视频的实时传输,以320 MB/s的速度稳定传输视频数据。

PCB参数对USB3.0信号完整性的影响

针对印制电路板(PCB)的通道信号完整性受线迹的长度、线迹阻抗、线迹间距以及数据速率等参数影响的问题,以串行总线USB3.0为例,结合某手机芯片分别对其两对差分信号(SSTX+/SSTX-;SSRX+/SSRX-)进行建模仿真,通过眼图测量分析得到影响信号质量的最佳参数组合,优化PCB的设计.通过多次仿真分析,较为直观准确地确定了特定接口的参数变化趋势,强调了不同PCB参数对关键接口信号的影响及其在高速电路设计中的重要性.

高速数据采集系统中USB3.0数据传输接口设计

高速稳定可靠的数据传输在高速数据采集系统中扮演着重要的角色。针对弹载电子测试仪对高速数据传输的要求,设计了一个基于USB3.0的高速数据采集传输系统。该系统数据传输部分采用Cypress公司CYUSB3014芯片作为接口芯片,详细介绍了接口连接及硬件工作过程;介绍了USB3.0接口的软件设计主要模块,如DMA通道、GPIFⅡ可编程接口等固件编程。实际测试表明:该系统实现了数据高速可靠传输,固件程序能够正常稳定的运行。