VDSM ULSI布局布线优化设计研究

本文基于超大规模集成电路特征尺寸进入超深亚微米层次下的金属互连(Interconnects)特 性,研究并提出了布局布线优化步骤:局部布局和搜索提炼、轨道分配和搜索修补。并结合synopsys公 司的超深亚微米布局布线系统APOLLO-Ⅱ有效地解决了金属互连的拥挤和时序问题。

超深亚微米(VDSM)Foundry(二)——数模混合电路和射频电路

本刊特约中芯国际张汝京总裁等为本刊撰写了系列文章,介绍中芯国际目前已具备的工艺手段和所达到的技术水准。其它公司的情况,本刊将陆续发表,以飨读者。 1.数模混合电路(MS-Mixed Signal)和射频电路(RF-Radio Frequency)中的主动元件和被动元件。数模混合电路和射频电路中的 CMOS 电路必须与 logic 电路相兼容。其主动元件或称有源元件(Active Devices)

超深亚微米(VDSM)Foundry(三)——各种存储器

本刊特约中芯国际张汝京总裁等为本刊撰写了系列文章,介绍中芯国际目前已具备的工艺手段和所达到的技术水准。其它公司的情况,本刊将陆续发表,以飨读者。

VDSM集成电路互连特性及RC延迟研究

利用多层金属导体寄生电容模型，详细分析了不同的金属互连线参数对寄生电器的影响．并采用一个闭合公式对超深亚微米级集成电路中的RC互连延迟进行估计。结果表明，当金属导线的纵横比接近2时，线间耦舍电容对互连总电容的影响将占主导地位。在超深亚微米工艺条件下，当金属线宽和间距比例W／P的最优质值为0．5-0．6时，计算的互连延迟为最小。此外，还给出了低介电常数材料对互连线电容和延迟的影响，为超深亚微米级的集成电路设计与实现提供有益的参考。

面向互连的综合策略

VDSM (超深亚微米 )设计中互连线延迟已在电路延迟中起到决定性作用。在前期设计阶段考虑互连延迟问题已是当前研究的重要课题。建立以互连为中心的综合方法是当前的一个棘手问题 ,尚未有成熟的方法。提出一种面向互连延迟的综合策略 ,将前期设计定时规划 ,前期设计的线网规划和布局规划方法相融合 ,并在不同阶段给出了不同精度和复杂度的定时分析模型。另还给出了一个设计实例对综合策略予以了说明。

性能驱动总体布线的关键技术及研究进展

在计算机软件领域 ,超大规模集成电路技术的迅猛发展迫切需要高性能 CAD工具——电子设计自动化(EDA)软件工具的支持 .与物理设计相关的 CAD技术称为布图设计 ,总体布线是布图设计中一个极为重要的环节 .目前 ,在深亚微米、超深亚微米工艺下的超大规模、甚大规模集成电路设计中 ,性能驱动总体布线算法已成为布图设计中的一个国际研究热点 .针对这一热点 ,分析了性能驱动总体布线算法研究中亟待解决的关键技术 ,并详细阐述了国内外的重要相关研究工作进展情况 .

面向互连的综合策略

VDSM(超深亚微米)设计中互连线延迟已在电路延迟中起到决定性作用。在前期设计阶段考虑互连延迟问题已是当前研究的重要课题。建立以互连为中心的综合方法是当前的一个棘手问题,尚未有成熟的方法。文章提出了一种面向互连延迟的综合策略,将前期设计定时规划,前期设计的线网规划和布局规划方法相融合,并在不同阶段给出了不同精度和复杂度的定时分析模型。文中还给出了一个设计实例对该文的综合策略予以了说明。

阈值电压对超深亚微米SRAM存储单元SNM的影响

采用基于物理模型的 α指数 MOSFET模型 ,对超深亚微米 (VDSM:Very Deep Submicron) SRAM存储单元的静态噪声容限 (SNM:Static Noise Margin)进行了解析分析 ,分析中考虑了随机工艺涨落造成的VDSM SRAM存储单元阈值失配对 SNM的影响 ,结果与 HSPICE仿真相符 ;文中同时分析了栅宽与 SNM的关系 ,其结论与实验结果一致 ,并给出了 VDSM

基于知识产权的SoC关键技术与设计

主要介绍了基于 IP的 So C设计的特点。

集成化NMOS核心工艺参数的Taurus Workbench优化

介绍了集成电路TCAD虚拟工厂系统Taurus Workbench,基于CMOS工艺的特点,在TaurusWorkbench环境下进行了深亚微米级n沟器件的核心参数优化。优化结果印证了新的工艺条件对器件特性的改善。

集成化N沟MOS核心参数的Taurus Workbench优化

首先介绍了集成电路TCAD虚拟工厂系统TaurusWorkbench,基于CMOS工艺的特点,在TaurusWorkbench环境下进行了深亚微米级N沟器件的核心参数优化,优化结果印证了新的工艺条件对器件特性的改善。

抑制亚微米NMOS穿通效应的Taurus WorkBench——TCAD优化

Taurus WorkBench是用于超深亚微米层次下的TCAD一体化仿真优化平台。在介绍了TWB的主要功能及实施要点之后,以亚微米NMOSFET器件的阈值电压及源漏穿通电压为响应变量,采用DOE方法进行仿真,并以仿真结果阐述了注入剂量及注入能量对阈值电压V和源漏穿通电压V的影响。

集成电路可制造性设计中器件参数的提取

分别采用流体力学模型和漂移扩散模型对不同沟道长度的NMOSFET进行衬底电流的提取,并以NMOSFET沟道长度和LDD注入峰值综合对器件特性的影响为研究内容,介绍了集成电路可制造性设计中器件参数的优化与提取。

130nm NMOS器件的单粒子辐射电荷共享效应

研究了同一p阱内两个130nm NMOS器件在受到重离子辐射后产生的电荷共享效应。使用TCAD仿真构造并校准了130nm NMOS管。研究了在有无p+保护环结构及不同器件间距下,处于截止态的NMOS晶体管之间的电荷共享,给出了电荷共享效应与SET脉冲电流产生的机理。同时分析了NMOS晶体管中的寄生双极管效应对反偏漏体结电荷收集的加剧作用。仿真结果表明,p+保护环可以有效地减小NMOS器件间的电荷共享,加速SET脉冲电流的泄放,证实了p+保护环对器件抗单粒子辐射的有效性,从而给出了该方法在抗单粒子辐射器件版图设计中的可行性。

保护环对130nm体硅PMOS抗单粒子瞬态特性的影响

基于TCAD(Technology Computer Aided Design)仿真软件,通过对带有不同宽度保护环的130nm体硅PMOS器件进行单粒子辐照仿真,研究了保护环结构对深亚微米器件因单粒子辐照所产生的寄生双极效应.仿真结果表明,保护环结构能够大幅缩短器件SET(Single Event Transient)电流的脉冲宽度,有效抑制寄生双极电荷收集,这种抑制作用随着保护环宽度增加而增强,最终趋于稳定.通过对加固器件的面积和抗辐射性能的折衷考虑,改进了保护环结构,并以宽度为0.38μm的保护环为例,证明了改进后的结构能够在保证器件抗单粒子性能及电学特性,同时节省29.4%的面积.

超深亚微米IC设计中的天线效应

本文主要分析了超深亚微米集成电路设计中天线效应产生机理及其消除方法,同时还给出了天线比率的具体计算方法。将这些方法应用于雷达信号处理SOC芯片后端设计中,解决了设计中存在的天线效应问题,保证了一次流片成功。

三维集成电路测试方法

制造技术的不断发展使集成电路工业已达到深亚微米级,以TSV技术为基础的三维集成电路解决了器件间互连线长度过长的问题,成为一种具有众多优势极具竞争力的技术。综述基于TSV的三维集成电路测试的新特点,阐述以TSV技术为中心的三维IC的优势,介绍适用于三维IC的测试方法,分类阐述实现此种新技术所需要解决的难题。

微纳级双极晶体管的热耗散研究

对于双极性晶体管,由于自身存在的自加热现象,严重地影响着器件的特性。基于热电流方程、泊松方程及电流密度方程,在二维器件仿真环境下,进行了微纳级小尺寸npn双极性晶体管热现象的器件物理特性分析。重点研究了器件的集电极电流IC与晶格温度T的因变关系。研究结果显示,随着IC的增加,器件的晶格温度逐渐升高,VCE保持在3.0V、VBE达到最大值0.735V时,随器件晶格温度的升高VBE将减小。最后,笔者给出了描述晶体管温变关系的三维曲线。

超大规模集成电路设计软件的工程化维护

本文以美国Synopsys SOC一体化设计软件的应用环境为实例,基于当前通用的Solaris-UNIX局域网环境,系统地阐述IC设计工程软件在网络环境中的典型系统配置、安全保障及系统维护技术。文章给出了超大规模集成电路自动化设计工程软件的常规配置方案,对从事IC自动化设计网络环境管理的技术工作者具有较强的可操作性和可借鉴作用。

超深亚微米层次互连特性及其布局布线优化(英文)

随着集成电路特征尺寸进入超深亚微米层次,互连线开始成为制约系统功能和可靠性的决定性因素。本文介绍了布局布线中的几种优化步骤:拥挤驱动布局、局部布局和搜索提炼、轨道分配和搜索修补。并结合Synopsys公司的超深亚微米布局布线系统APOLLO-Ⅱ有效地解决了互连线的串扰噪声和破坏问题。