基于CycloneⅢ构成的RS编码系统

本文采用Altera公司的FPGA器件Cyclone Ⅲ系列EP3C10作为核心器件构成了R-S(255,223)编码系统;利用Quartus Ⅱ 9.0作为硬件仿真平台,用硬件描述语言Verilog_HDL实现编程,并且通过JTAG接口与EP3C10连接。R-S(Reed-Solomon)码是一类纠错能力很强的特殊的非二进制BCH码,能应对随机性和突发性错误,广泛应用于各种通信系统中和保密系统中。R-S(255,223)码能够检测32字节长度和纠错16字节长度的连续数据错误信息。

基于Verilog的多路相干DDS信号源设计

传统的多路同步信号源常采用单片机搭载多片专用DDS芯片配合实现。该技术实现复杂,且在要求各路同步相干可控时难以实现。本文在介绍了DDS原理的基础上,给出了用Verilog_HDl语言实现相干多路DDS的工作原理、设计思路、电路结构。利用Modelsim仿真验证了该设计的正确性,本设计具有调相方便,相位连续,频率稳定度高等优点。

基于FPGA的雷达模拟器控制系统中分频模块的设计与实现

以Xilinx公司Spartan_Ⅱ系列XC2S200芯片为FPGA控制单板的核心,设计必要的外围扩展电路,包括A/D、D/A、液晶显示、二极管指示、串行通讯、按键等模块来构成雷达模拟器控制系统。重点阐述了控制系统中的重复频率设置及多站触发控制和指示这一主要功能模块的设计方法及实现过程。控制系统运用Verilog硬件描述语言编程,在ModelSimSE平台下进行功能的仿真,实现了硬件设计软件化。经过仿真及硬件测试表明:基于FPGA技术的硬件设计方案能够实现控制系统分频功能,实时性好,可靠性高。