基于VHDL的HDB_3译码器的设计与实现

通过对HDB3码的特殊性分析,在进行编码时引用计数器来计算两个V之间1的个数,经过4个码元后,开始判断是否插B,同时采用双向码解决了插V难的问题。最后,采用VHDL语言在Max+plusⅡ中实现了HDB3码的编码。

密勒编码器的VHDL设计

提出了用VHDL语言实现密勒编码器的设计方案,给出了主要源程序代码和MAX+PLUSII环境下的仿真结果,说明了电子设计自动化(EDA)的整个过程。

(7,3)循环码编解码电路的EDA设计

大规模集成电路一般只提供内部框图,不提供具体电路,这给设计者对可编程器件硬件开发设计带来困难。基于此,介绍常用的信道编码——(7,3)循环码编码解码逻辑电路的EDA设计,用VHDL语言对(7,3)循环码编码器和解码器进行描述,用Quartus II软件进行仿真测试。从仿真结果看,电路完全符合要求,可以烧写成芯片。

一种新的循环码编译码设计

从循环的原理出发,讨论循环码编译码系统的特点。以一个(7,4)循环码为例,使用硬件描述语言VHDL对该系统进行了设计,能实现循环码以及一位错码的纠错译码。