VHDL语言分析器的设计与实现

ＶＨＤＬ高级综合系统是逻辑设计领域的热点，作为其前端的ＶＨＤＬ语言分析器是综合系统中其它各子系统（如综合，模拟等）的支撑，它生成ＶＨＤＬ源描述的中间格式并将此结果存入数据库供其它子系统引用．本文重点介绍基于ＶＨＤＬＩＥＥＥ１０７６－１９８７全集的ＶＨＤＬ语言分析器的设计与实现技术，并给出了有关结果，该分析器通过了许多实例．

VHDL高级综合前词法语法分析的研究与实现

利用YACC与LEX来完成VHDL语言高级综合前端的词法与语法分析器设计。介绍词法分析模块,语法分析模块以及错误处理模块的设计方法。利用Windows平台下的Parser Generator2.0生成词法与语法的C文件,在Visual C++6.0中编译该C文件,生成可执行程序。

Linux环境下VHDL编译系统设计

介绍了VHDL语言的发展和Linux操作系统,详细探讨了Linux环境下VHDL编译系统的设计。重点介绍了词法分析、语法分析、语义分析、符号表管理、出错处理及中间数据结构CDFG生成等6个模块。系统生成VHDL源描述的中间数据结构CDFG作为VHDL高层次综合的输入。