应用VHDL语言在PLD器件上设计实现可编程计数器

研究用 VHDL语言采用 TOP TO DOWN设计方法实现了一种可以完成二进制、十进制、可逆计数功能的可编程计数器 ;采用 MAX+PL USII集成开发环境编辑、综合、仿真 ,并下载到 PL D器件中 ,经仿真和实际电路测试 ,该计数器性能可靠。

基于VHDL的滴灌控制系统及定时器的设计

滴灌控制系统的定时器是滴灌系统控制模块的一个重要器件。介绍了一种滴灌控制器的系统工作原理、计算机控制系统的组成和定时器芯片CPLD/FPGA的逻辑功能,设计了滴灌控制系统的核心元件定时器;重点讲述了采用VHDL进行滴灌控制定时器ASIC的设计思路,并对滴灌控制系统定时器的逻辑功能进行仿真。仿真结果表明,定时器能完成设计的复位、测试、定时和计时功能。

基于VHDL语言的全功能计数控制装置的设计

利用VHDL语言在PLD器件上设计全功能计数控制装置 ,使其实现计量、显示长度并根据预置数输出控制信号的功能。设计体现了VHDL语言的规范、高效 ,编程灵活、容易升级的特点。系统程序采用Altera公司的MAX +plusII软件设计 。

基于CPLD的脉冲计数器设计

介绍了用CPLD+HDL的EDA技术作为开发手段,实现对16通道脉冲信号计数的脉冲计数器的设计。该方法具有设计周期短,内部电路模块可移植的特点,解决了以往数字电路小规模多器件组合的设计瓶颈,经实际电路测试,该系统性能可靠。

用PLD设计数显竟答器核心控制电路

介绍了PLD在数码显示竟答器中的应用,通过VH DL语言设计核心控制电路,并使用M A X+PLU SII软件实现仿真编译,完成电路设计。

一种多通道脉冲计数器的EDA方法设计

介绍了用CPLD+HDL的EDA技术作为开发手段,实现对多通道的脉冲信号计数的脉冲计数器的设计,并利用单片机将计数结果传给上位机,论述了基于VHDL语言和芯片的数字系统的设计思想和过程,通过对设计结果的系统仿真波形分析,验证了计数器设计的正确性。

电子时钟仿真及其FPGA实现

基于VHDL语言设计各个模块,用原理图文件的方式将各个模块连接起来,通过调试仿真,最终实现了24小时时钟的正常显示,清零,暂停,调整时间的功能,并将其烧录至FLEX系列EPF10k10LC84-4此种型号的芯片中,按照设计的管脚设置对电路板进行连线,测试并验证了各项功能的正确性。

数字实验电路的MAX+PLUSⅡ与可编程逻辑器件设计

本文介绍了应用新技术(MAX+PLUSII软件)和新器件PLD(可编程逻辑器件)设计七进制计数器实验电路的输入,项目编译,分配I/O管脚,波形仿真,定时分析和器件编程的全过程。并用VDHL语言编写了七进制计数器实验电路的文本输入。