VHDL语言在FPGA/CPLD开发中的应用

通过设计实例详细介绍了用 VHDL( VHSIC Hardware DescriptionLanguage)语言开发 FPGA/CPLD的方法 ,以及与电路图输入和其它 HDL语言相比 。

基于FPGA/CPLD的EDA课程教学改革与实践

针对高职院校EDA课程在教学过程中存在的问题,本文提出了电子信息工程技术专业EDA课程的学习目标,并从课程目标、教学内容、教学方法、考核手段等方面进行了改革探索与实践尝试,提高了学生学习的积极主动性和灵活应用知识的能力,教学效果良好。

用FPGA/CPLD实现EDA设计

随着微电子技术的发展,FPGA(现场可编程逻辑门阵列)和CPLD(可编程逻辑器件)在EDA设计中有了很大的发展,系统设计师们自己能设计专用集成电路(ASIC)芯片,大大缩短ASIC的设计周期。作者总结了FPGA、CPLD的特点以及区别,对它们的设计流程进行了介绍,同时分析了FPGA、CPLD在信号处理中心优越性和良好的发展前景。

基于EDA技术的VHDL语言的研究与应用

VHDL是一种特殊的硬件描述语言。本文介绍EDA的发展状况、VHDL的特点,讨论了在的设计中如何简化和优化电路的方法。

浅谈EDA技术与VHDL

随着科技的不断发展,现代电子技术的核心已经逐渐向基于计算机的自动化电子设计技术的方向转变。EDA技术对计算机的依赖性非常强,在EDA工具软件平台上,EDA会对以硬件描述语言为系统逻辑描述手段完成的文件自动进行逻辑编译、化简、分割等一系列步骤。然而VHDL作为硬件描述语言,是EDA技术中的重要组成部分,同时也是电子设计主流硬件的描述语言之一。本文将着重介绍它的程序结构和使用技术。

用VHDL语言在CPLD/FPGA上实现浮点运算

介绍了用VHDL语言在硬件芯片上实现浮点加/减法、浮点乘法运算的方法,并以Altera公司的FLEX10K系列产品为硬件平台,以MaxplusII为软件工具,实现了6点实序列浮点加/减法运算和浮点乘法运算.

基于CPLD/FPGA的VHDL语言电路优化设计

VHDL电路的优化目标是充分利用CPLD/FPGA芯片的内部资源,使设计文件能适配到一定规模的CPLD/FPGA芯片中,并提高系统的工作速度和降低系统成本。分析VHDL语言的特点,并从设计思想、语句运用和描述方法等方面对电路进行优化,提出了利用串行化设计思想和外扩E2PROM的方法对VHDL电路进行优化,通过对比实验,验证了这两种方法能有效减少程序占用的宏单元(Macro Cell)。

VHDL在CPLD和FPGA设计中的应用

描述了CPLD、FPGA的不同特点和相应的应用范围。提出针对这两类器件同样采用VHDL作为设计入口 ,但采用不同的设计入口级别可最大限度地利用其特点。最后给出了这两类器件和两种设计入口级别的实际例子。

基于EDA技术的CPLD/FPGA应用前景

结合电子设计自动化（ＥＤＡ）教学与实践情况，讨论了复杂可编程逻辑器件／现场可编程门阵列（ＣＰＬＤ／ＦＰＧＡ）器件的特点及应用前景，分析了目前电子设计领域中微控制器或单片机（ＭＣＵ）存在的问题，指出了基于ＥＤＡ的ＣＰＬＤ／ＦＰＧＡ的应用和技术推广将是我国未来电子设计技术发展的主流。

用VHDL语言对FPGA和CPLD器件进行开发时应注意的事项

根据FPGA和CPLD器件的结构特点,提出了利用VHDL硬件描述语言对FPGA和CPLD器件进行开发时应注意的事项和一些经验技巧,供广大电子设计师参考。

基于EDA技术的CPLD/FPGA应用前景

本文指出基于ＥＤＡ的ＣＰＬＤ/ＦＰＧＡ的应用和技术推广将是我国未来电子设计技术发展的主要方向。

面向FPGA/CPLD的数字系统设计与实践

介绍一种在EDA软件平台上,应用VHDL对FPGA/CPLD进行自动化设计的流程,并用实例说明了在EDA平台上进行电路设计、实验的具体方法及研究.

FPGA、CPLD及其硬件描述语言VHDL

本文介绍了目前最前沿的逻辑器件－现场可编程门阵列（FPGA）、复杂的可编程逻辑器件（CPLD）的发展、类型及应用；同时给出了其硬件描述语言（VHDL）的特点、应用及编程方法。

单片机与FPGA/CPLD总线接口逻辑设计

设计一种基于MCS-51单片机与FPGA/CPLD的总线接口逻辑,实现单片机与可编程逻辑器件数据与控制信息的可靠通信,使可编程逻辑器件与单片机相结合,优势互补,组成灵活的、软硬件都可现场编程的控制系统。在设计中采用VHDL语言,实现MCS-51单片机与FPGA/CPLD的总线接口逻辑设计。试验表明,该总线接口逻辑工作稳定、可靠,使MCS-51单片机与FPGA/CPLD能够完美结合。

基于FPGA/CPLD的高速和低速UART的设计及其应用

利用计算机软件技术(EDA技术)和FPGA/CPLD的灵活性可以方便快速地设计高速和低速的UART。高速的UART可以用在光纤通信上,低速的UART可以用在FPGA/CPLD和单片机的通信上。设计中包含UART的发送模块、接收模块和波特率发生器,所有功能的实现全部采用VHDL硬件描述语言来进行描述。设计、综合、仿真在QUARTUSII软件开发环境下实现。

MCS-51与FPGA/CPLD总线接口逻辑设计

设计一种基于MCS-51单片机与FPGA/CPLD的总线接口逻辑电路,实现单片机与可编程逻辑器件数据与控制信息的可靠通信,使可编程逻辑器件与单片机相结合,优势互补,组成灵活的、软硬件都可现场编程的控制系统。设计中采用VHDL语言,实现MCS-51单片机与FPGA/CPLD的总线接口逻辑设计。实验表明,该总线接口逻辑电路工作稳定、可靠,使MCS-51单片机与FPGA/CPLD能够完美结合。

基于FPGA/CPLD数控系统插补智能芯片设计

基于数控智能芯片的架构和软件硬化的理念,利用FPGA/CPLD设计插补模块既保留了硬件电路运算速度快(纳秒级)、插补思路清晰的优点,又克服了原有数字逻辑插补电路灵活性差的缺点。选用美国Altera公司的CycloneⅡ系列芯片进行下载配置,实现了脉冲增量式插补中的逐点比较法轮廓插补算法,定义出了芯片的输入/输出接口,通过VHDL语言进行编程仿真,获得了输出脉冲波形,完成了直线和圆弧轮廓4个象限的插补功能。

基于FPGA/CPLD的通用异步通信接口UART的设计

UART(通用异步接收发送设备)是一种短距离串行传输接口。在数字通信和控制系统中得到广泛应用。FPGA/CPLD是大规模集成电路技术发展的产物,是一种半定制的集成电路。结合计算机软件技术(EDA技术)可以快速、方便地构建数字系统。本文介绍一种采用可编程逻辑器件FPGA/CPLD实现UART的方法,将UART的核心功能集成到FPGA/CPLD上,本设计包含UART的发送模块、接收模块和波特率发生器,所有功能的实现全部采用VHDL硬件描述语言来进行描述。设计、综合、仿真在QUARTUSII软件开发环境下实现。

基于CPLD和VHDL的现代数字系统设计

介绍了以CPLD/FPGA芯片为核心 ,以VHDL设计语言为手段 ,以EDA软件为平台的现代数字系统设计方法和特点 ,并通过一个实例具体介绍了其自顶向下的设计过程。