VHDL编码中面积优化探讨

VHDL包含的语句非常丰富,不同的描述可以实现同样功能的电路,但可能在对资源的利用率上存在差异。根据应用MaxplusⅡ软件进行VHDL语言代码编写的经验,结合相应实例,阐述有关VHDL编码方面的面积优化问题。

基于FPGA的信号与系统实验箱信号源设计

介绍了自主设计开发的信号与系统实验箱中信号源模块的软硬件设计。整个设计以FPGA为核心,Quaturs Ⅱ为开发平台,采用VHDL语言,利用直接数字频率合成技术实现。可以通过灵活的按键开关进行频率、波形选择,输出实验模块所需信号。经仿真验证和实际运行结果表明,信号源模块满足设计要求,在实际教学中获得良好效果。