数字电路VHDL代码级故障容错自动插入

在数字电路源码级进行故障容错,是电路设计师需要考虑的问题,而一个自动化的容错工具,极大的提高了设计师的工作效率。本文在某种数据格式的基础上,论述了故障容错的插入过程。

DSP块码生成器输出“清晰的”VHDL代码

Tyder是一家位于英国Belfast的小公司,致力于信号处理和DSP技术的研发,既是一个设计公司也是一个软件工具供应商.它发布了"ONEoverT Digital Filter Designer"和"Tyd-IP Code Generator"工具包:它们都是低成本的软件,设计者可以用它来生成可合成的滤波器以及其它DSP函数,从而在FPGA或ASIC上实现.

结构健康监测系统中FIR滤波器的设计

针对结构健康无线传感器网络监测系统中,需要对节点数据进行预处理问题,采用FPGA(field-programmable gate array)为硬件平台,设计了FIR(finite impulse response)数字滤波器,对节点的数据进行数字滤波处理.设计中利用MATLAB/Simulink、DSP Builder软件对数字滤波器进行建模、滤波系数计算、系统模型仿真和生成相应的VHDL工程文件;利用Quartus-II软件对工程文件进行综合、编译和调试,并且生成相应的底层原理图模块.通过对1 kHz和4 kHz的两个正弦波混合信号进行仿真滤波表明,4 kHz的高频干扰信号被有效地滤除,实现了FIR滤波器的性能.将生成的VHDL代码下载到FPGA中,实现了基于FPGA的FIR滤波器设计.

基于FPGA的4*4键盘扫描电路的改进设计

介绍了基于FPGA的4*4键盘扫描电路的基本原理,并用VHDL语言对常见的设计方法进行了改进,使其更加稳定;通过"组合键"扩展了键盘编码,扩大了其适用范围;可作为基础输入模块,为其他模块提供有力的控制输入与数据输入支持.

FIR数字滤波器设计及其FPGA实现

以FPGA为硬件平台,利用FPGA的DSP开发工具DSP Builder对数字滤波器进行建模设计及系统模型仿真,生成VHDL工程文件,编制相应顶层文件,使其符合滤波器硬件系统。利用QuartusⅡ对项目进行综合、编译和调试,生成原理图模块和RTL电路图。通过对5 kHz方波信号进行仿真滤波,并将VHDL下载到硬件系统中进行硬件实现,有效地提取到5 kHz的正弦信号。实验结果表明,该设计很好地达到了FIR滤波器的性能,为数字滤波器的设计与实现提供了新的途径和方法。

基于FPGA的DES算法硬件实现

加密算法是军用通信研究的重点之一,信息加密的优劣决定了通信的安全性。DES算法(Data Encryption Standard)是一种具有极高安全性且广泛应用于数据加密领域的加密标准,其常常应用于POS,ATM,IC卡等中。将DES算法与现代军用武器相结合,可以大幅度提高大型武器的可靠性。根据DES算法的基本原理,从减少资源占用量的角度出发,使用VHDL语言在FPGA平台上进行代码设计和逻辑实现;较小逻辑资源、更高的时钟频率更加适用于军用双向通信链路系统。

FPGA使XAUI和InfiniBand设计更容易

InfiniBand接口是旨在满足新兴的微处理器通信要求新协议中的一种.尽管目前最流行的互连结构仍是做为现业界标准的外围设备互连(PCI)总线标准,但PCI无法满足不断增长的设备I/O需要.根据目前标准,其66MHz的最大速度(对PCI-X则为133MHz)是相当慢的.而其共享总线架构也带来了瓶颈限制.虽然可以通过桥接额外的段来隔离活动连接,但其回报也是非常有限的.现在,语音和数据业务的爆炸性增长以及诸如集群服务器、对称式多处理和远程存储等专用拓扑技术的出现需要更先进的互连方法.

在硬件课程设计中引入Quartus Ⅱ状态机编辑器的探索与实践

介绍有限状态机的主要特点,阐述用Quartus II状态机编辑器直接将状态迁移图或状态迁移表生成VHDL源代码,完成时序逻辑电路的设计,实现状态机的工程设计思想,探讨引入Quartus II状态机编辑器进行实验教学的一些改革设想与实践。