一种11bit流水线高速模数转换器

为解决流水线模数转换器(ADC)在连续工作时功耗高、电容器匹配度有限以及运算放大器大摆幅输出信号下线性度下降的问题,基于0.5μm BCD工艺,设计了一款11 bit流水线高速ADC。提出了无采样保持放大器、幅度减半和多位量化相结合的设计方法,使ADC在大摆幅信号下有足够的线性度来处理信号,同时使电容数模转换器(DAC)的匹配精度满足ADC分辨率的要求,极大地降低了对电容阵列几何参数的匹配精度要求,具有较低的功耗。采用Cadence Virtuoso设计版图,测试结果表明,芯片的微分非线性(DNL)在-0.5~+0.5 LSB范围内,有效位数(ENOB)为10.61 bit,功耗为97 mW,获得了较好的性能。

流水线模数转换器中高速低功耗开环余量放大器的设计

为了降低流水线模数转换器(ADC)中余量放大器的功耗并提高其速度,提出了一种新的开环余量放大器结构及其增益控制方法.该放大器采用简单差动对结构,并使用放大器的复制电路和一个差动差值放大器来控制主放大器输入对管的跨导,以稳定开环余量放大器的增益.所提出的放大器结构可以工作在低电源电压下,而且不需要共模反馈电路,与采用共源共栅结构和共模反馈的开环放大器相比,功耗更低,响应速度更快.仿真结果表明,所提开环余量放大器的功耗仅为5.5 mW,在满幅度阶跃输入的情况下,输出建立时间小于3 ns.将该开环余量放大器应用到采用数字校准的流水线ADC中,实现了采样率为4×107s-1的12位模数转换.

流水线模数转换器的一种数字校准技术

为了降低流水线模数转换器中数字校准电路的规模和功耗,提出了一种新的基于信号统计规律的后台数字校准技术.该技术采用自适应搜索算法和二元单调函数的幅值增量比较算法,分别对基于信号统计规律的数字校准技术中的距离估计电路和查找表进行优化设计,减少了距离估计所需的数字电路和查找表所需的ROM空间,极大地降低了数字电路的规模和功耗.应用该校准技术实现了一个12位、采样率为4×107s-1的流水线模数转换器.测试结果表明,同优化前相比,该芯片数字电路的功耗降低了93%,所需ROM空间减小了95%.整个芯片采用SMIC 0.18μm CMOS工艺设计,总功耗为210 mW,芯片面积为3.3 mm×3.7 mm.

流水线模数转换器的一种数字校准技术

为了降低流水线模数转换器中数字校准电路的规模和功耗，提出了一种新的基于信号统计规律的后台数字校准技术．该技术采用自适应搜索算法和二元单调函数的幅值增量比较算法，分别对基于信号统计规律的数字校准技术中的距离估计电路和查找表进行了优化设计，减少了距离估计所需的数字电路和查找表所需的ROM空间，极大地降低了数字电路的规模和功耗．应用该校准技术实现了一个12位、采样率为4×10^7s^-1的流水线模数转换器．测试结果表明，同优化前相比，该芯片数字电路的功耗降低了93％，

一种用于流水线模数转换器的电容失配校准方法

对于流水线模数转换器来说 ,电容失配是一种主要的非线性误差源 .为了减小电容失配误差 ,本文提出了一种电容失配校准的方法 .该方法通过一种电荷相加、电容交换和电荷反转移的电路技术 ,可将电容失配误差减小至其 2次项 .动态模型仿真演示了一个由 4 bit电容匹配精度实现 12 bit积分非线性 (INL)的例子 ,验证了电容失配校准的有效性 .与传统电路相比 ,该方法只需在模拟电路中增加几个开关 ,因此电路实现仍然简单 .另一方面 ,由于一个转换周期需要 2个以上的时钟相 ,会影响模数转换的速度 .因此 ,该方法适用于中等高速。

一种用于流水线模数转换器的电容失配校准方法

对于流水线模数转换器(ADC),电容失配是一种主要的非线性误差源.为了减小电容失配误差,提出了一种电容失配校准的方法.该方法通过一种电荷相加、电容交换和电荷反转移的电路技术,可将电容失配误差减小至其2次项.基于所提出的方法,设计了一种0.6μmCMOS,13b,2MS/s的流水线ADC实验芯片.对所设计的实验芯片进行测试,得到了0.5LSB的DNL和2.5LSB的INL,并且当以614kHz的采样率对19.2kHz的输入进行转换时,得到了71.2dB的SFDR和64.1dB的SNDR,当以2MHz的采样率对125kHz的输入进行转换时,得到了70.6dB的SFDR和62.22dB的SNDR.以上结果表明,ADC得到了超出电容匹配精度的线性度,证明了所采用的电容失配校准方法的有效性.

流水线模数转换器中的宽带电流型运算放大器

针对高清视频信号处理对动态范围大,运算速度快的模数转换器(ADC)的要求,提出了一种流水线宽带电流型运算放大器。该运算放大器的主放大器采用套筒式增益提高结构,辅助运算放大器用电流型放大器替代。采用电流共模反馈电路调节主运算放大器的支路电流以稳定输出共模电平;采用TSMC 0.18μm CMOS工艺设计电路。实验结果显示:辅助运算放大器采用源极输入,减小了信号主通路上的寄生电容,提高了整个运算放大器的电路速度。运算放大器的增益为83.19dB,相位裕度为61.6°,单位增益带宽为1.6GHz,功耗为9.3mW;在满幅度阶跃输入的情况下,输出建立时间小于1.83ns。将该运算放大器用于高清视频信号的流水线ADC中,实现了170MS/s,10bit精度的模数转换。同传统的电压型运算放大器相比,该运算放大器响应速度更快,功耗更低,可满足处理视频信号的要求。

采用改进电流调制功耗缩放的精度和速度可编程流水线模数转换器

介绍了一个精度和速度可编程、但不需要改变运算放大器偏置电流的流水线模数转换器,实现了8~11bit和400k^40MSa/s的程控范围.提出了一种新颖的预充型开关运放,在降低功耗的同时,可以使运算放大器快速开启.通过采用改进的电流调制功耗缩放技术、新颖的开关运放技术、采样保持电路消去技术和动态比较器,大大降低了电路的功耗.电路设计采用1.8V 1P6M0.18μm CMOS工艺,仿真结果表明:在11bit,40MSa/s性能条件下,输入信号为19.02MHz时,无杂散动态范围(SFDR)为81dB,信噪失真比(SNDR)为67dB,功耗为29mW.

流水线模数转换器的接口电路

本文介绍了基于流水线结构的模数转换器的基本结构及原理,并在此基础上给出了流水线型AD转换器的接口电路,能很好的匹配AD转换器的性能,消除转换时产生的误差和干扰。

新型流水线型模数转换器的接口技术

新型的流水线结构模数转换技术是实现高速、高精度、低功耗的数据转换新技术,本文介绍了流水线型ADC的结构、原理及其在高速数据采集系统中与DSP的接口及应用,使读者对流水线型ADC及其接口技术有了初步的认识。

12位100MHz Bicmos流水线模数转换器的设计

为了解决流水线结构模数转换器（ADC）的高速度、高精度和大动态范围兼顾问题，提出了一种改进的2．5b／级与1．5b／级结构相结合的系统设计方案．该系统中，流水线第1级采用2．5b／级结构，2～10级均采用1．5b／级结构，改进后的结构增大了系统的动态范围，同时更加模块化，降低了电路设计的复杂度．设计了2级Bicmos运算放大器，并提出了一种全新的应用于1．5b／级结构的差分比较器．所设计的运算放大器可同时实现高增益、大带宽，电路速度快，不需要额外的补偿电容，可应用于高频环境，并具有较大的输出摆幅．所设计的差分比较器电路简化，节省了元件，不需电阻分压网络产生参考电压，减小了芯片面积．ADC系统采用0．35μm Bicmos工艺技术和3．3V工作电压，经仿真实验，在100MHz的采样频率下，该系统的信噪比为73．7dB，对应的有效位为11．95b，无杂散动态范围为87．4dB，实现了12位高分辨率和100MHz的高采样速度．

11位流水线模数转换器设计

基于GSMC 0.13um IBLP Dual Gate E-flash工艺设计了一个11位流水线结构的模数转换器(ADC)。该ADC采样频率500KHz,工作电压范围2.7-3.6V,3.3V供电时,工作电流小于500uA。该电路包括包括参考电压电路、偏置电路、两相非交叠时钟电路、偏置电路、前级转换电路、后级转换电路等。经模拟仿真,该ADC无杂散动态范围大于70dB,SNDR大于60dB。

基于CMOS工艺流水线型模数转换器采样保持电路设计

采样保持电路作为流水线模数转换器中的重要单元一直是高速高分辨率模数转换器研究设计者十分关注的内容.文章介绍了基于CMOS 0.6μm工艺的流水线模数转换器前端采样保持电路以及运放电路的设计仿真.该电路采用电容下极板采样、折叠式共源共栅技术,有效地消除了开关管的电荷注入效应、时钟馈通效应引起的采样信号的误差,提高了采样电路的线性度,节省了芯片面积,降低了功耗.

改善辐照加固设计流水线型模数转换器性能的抖动电路技术

提出了一种能够改善高精度辐照加固设计流水线型模数转换器(ADC)动态性能指标的减式抖动电路技术.其中,基于深度伪随机数生成器所产生的伪随机数来驱动高精度数模转换器而生成所需的抖动信号,将抖动信号与ADC的输入信号相加输送给ADC进行量化,并将抖动信号从ADC量化输出中减去,以降低ADC的信噪比.结果表明,所提出的抖动电路技术能够改善ADC的静态和动态性能,特别是在ADC量化小的输入信号时.

用于DTMB接收机的10bit,40MS/s,72dB SFDR流水线模数转换器

介绍了一个应用于数字电视地面多媒体广播(DTMB)接收机的10-bit,40-MS/s流水线模数转换器(ADC),通过优化各级电容大小和运算放大器电流大小,在保证电路性能的同时降低了功耗.测试结果为:在40MHz采样率,4.9MHz输入信号下,可以获得9.14bit的有效位数(ENOB),72.3dB无杂散动态范围(SFDR).电路微分非线性(DNL)的最大值为0.38LSB,积分非线性(INL)的最大值为0.51LSB.电路采用0.18μm1P6MCMOS工艺实现,电源电压为3.3V,核心面积为1mm2,功耗为78mW.

采用预充开关运放的低功耗12位40MS/s流水线模数转换器

设计了一个采用新型预充快速开启开关运放的低功耗12位40MS/s流水线模数转换器(ADC)。该转换器通过采用新型预充开关运放技术、采样保持电路消去结构、动态比较器和优化采样电容,大大降低了电路的功耗。电路设计采用1.8V 1P6M 0.18μmCMOS工艺,仿真结果表明,在40MS/s采样速率下,输入信号为19MHz时,无杂散动态范围(SFDR)为90.15dB,信噪失真比(SNDR)为72.98dB,功耗为27.9mW。

流水线型模数转换器MAX1200及其与DSP的接口

MAX1200是新型流水线结构的模数转换器 ,通过该芯片的流水线结构可实现高速、高精度、低功耗的数据转换 ,文中介绍了MAX1200的工作原理 ,给出了MAX1200与DSP的接口应用电路。

1.8V 10bit 40MS/s的流水线模数转换器

设计了一个10bit,40MS/s流水线模数转换器,适用于无线传感器网络(WSN)嵌入式芯片中。基于对电容失配的非线性影响的分析,提出了每级多比特的结构,使ADC具有很好的线性度。片内集成了参考电压源,大大减少了外围电路的数量。芯片采用SMIC0.18μmCMOS工艺实现,在40MS/s采样率下,电路微分非线性(DNL)最大0.42LSB,积分非线性(INL)最大0.93LSB,有效精度(ENOB)最高达9bit。电路使用1.8V电压供电,核心面积1.5mm2,核心电路功耗73mW。

一种10位50MHz流水线模数转换器的设计

采用每级1.5 bit和每级2.5 bit相结合的方法设计了一种10位50 MHz流水线模数转换器。通过采用自举开关和增益自举技术的折叠式共源共栅运算放大器,保证了采样保持电路和级电路的性能。该电路采用华润上华(CSMC)0.5μm 5 V CMOS工艺进行版图设计和流片验证,芯片面积为5.5 mm2。测试结果表明:该模数转换器在采样频率为50 MHz,输入信号频率为30 kHz时,信号加谐波失真比(SNDR)为56.5 dB,无杂散动态范围(SFDR)为73.9 dB。输入频率为20 MHz时,信号加谐波失真比为52.1 dB,无杂散动态范围为65.7 dB。

流水线模数转换器的接口技术

介绍了基于流水线结构的模数转换器的基本结构及原理,并在此基础上给出了流水线型AD转换器的接口电路,能很好地匹配AD转换器的性能,消除转换时产生的误差和干扰。