Viterbi解码器的纠错门限及其对多用户检测的影响

多用户检测技术因可极大提高CDMA系统的容量而受到广泛关注.文中研究了结合前向纠错解码的多级并行干扰对消多用户检测器的性能,讨论了卷积码的纠错能力,给出了Viterbi解码器的输入和输出特性曲线,提出了Viterbi解码器的纠错门限及其两种表示方法.系统仿真结果表明,接收信号的信干比低于Viterbi解码器的纠错门限时,多用户检测器将不能正常工作,在设计实际多用户检测接收机时要设法克服纠错门限造成的影响.

异步Viterbi解码器同步接口的设计

提出了一种利用异步 FIFO ( First In First Out)连接异步逻辑电路与同步逻辑电路的方法 ,并设计实现了相应的异步 FIFO电路 ,作为连接异步 viterbi解码器和其他同步逻辑电路的同步接口。对异步 FIFO的级数与异步 viterbi解码器内部的时序关系进行了分析。用逻辑仿真的动态时序分析表明 ,当同步电路时钟的周期大于 130 ns时 ,具有同步接口的异步 viterbi解码器可以与同步电路正常协同工作。具有简单接口电路的异步解码器 ,既能发挥异步电路功率效率高的优点 。

Viterbi解码器RTL级设计优化

当今芯片产业竞争激烈,速度低、面积大、功耗高的产品难以在市场中占有一席之地。Viterbi解码器作为一种基于最大后验概率的最优化卷积码解码器,被广泛应用于多种数字通信系统中,却由于其较高算法复杂程度,给芯片设计带来了挑战。针对芯片的速度、面积和功耗,通过对Viterbi解码器RTL级设计的若干优化方法进行研究和讨论,实现了一个应用于DVB-S系统的面积约为2万门的Viterbi解码器。

利用有限资源实现高速Viterbi解码

文中提供一种分组方法简单,兼顾连线复杂性与存储空间有限性的Viterbi解码方法,并提出三种处理方法,可以依据实际情况选定所需的处理结构。

基于Viterbi解码的中文合成音库韵律短语边界自动标注

该文提出了一种基于Viterbi解码的中文合成音库韵律短语边界自动标注方法,以降低大语料库单元拼接合成系统的构建成本。该方法分为模型训练和韵律标注两阶段:模型训练阶段得到频谱、基频和音素时长的上下文相关隐Markov模型(hidden Markov model,HMM);标注阶段借助训练得到的模型采用Viterbi解码完成韵律短语自动标注。实验结果表明:该方法进行韵律短语边界标注时的F-score值达到77.64%,超过了人工标注时不同标注人员之间的一致性水平;另外该方法可以方便地增加待标注韵律属性,具有良好的扩展性。

基于GPU的Viterbi并行解码算法的设计与实现

针对GPU并行计算特征,对Viterbi解码自身做了并行处理探索,并提出使用Zero-Termination卷积码来实现基于GPU的Viterbi解码分块并行处理。设计的实现结果表明:Zero-Termination卷积码的简单而适用于GPU分块并行;误码率降低,特别是在信噪比低的情况下,Zero-Termination卷积码误码率比不损失码率的卷积码要低。同时,还实现了基于GPU的7,9,15三种不同约束长度的Viterbi解码,获得了良好的误码性能曲线及高吞吐率表现。

反馈神经网络卷积码解码器在光纤通信中的研究

反馈神经网络卷积码解码器(RNN)的性能接近传统的Viterbi解码器,RNN的复杂度是随约束长度成线性增加的,而Viterbi的复杂度是成指数增加的,RNN的性能已经在加性白噪声信道中得到了肯定。对RNN解码器在以放大自发发射(ASE)噪声为主的光纤信道中的性能进行了研究,在以ASE噪声为主的3种信道模型中,同时研究了RNN解码器和Viterbi解码器的性能,发现RNN的性能同样很好,在解码过程中还有优势。

RNN卷积码解码器在超宽带通信中的研究

反馈神经网络卷积码解码器(RNN)的性能接近传统的Viterbi解码器,RNN的复杂度是随约束长度成线性增加的,而Viterbi的复杂度是成指数增加的。在加性白噪声信道中,RNN的性能已经得到了肯定,对应不同的卷积码有不同结构的RNN解码器。本文我们研究了RNN解码器在超宽带通信系统中的性能。

DVB-S数字解调信道解码器及其实现

介绍一种 DVB S解调信道解码器结构和原理 ,给出了数字解调、信道解码各个部分电路的硬件设计和软件控制方法 。

3G信道解码芯片TV3G的设计

信道解码是现代移动通信系统中的核心技术之一,本文根据3G标准之一WCDMA的要求,开 发了一种能够根据不同业务,提供包括Viterbi解码、Turbo解码以及无编码方式的多功能信道解 码芯片TV3G,重点讨论了Turbo编/解码的原理和TV3G的总体构架,并给出了TV3G的接口定 义。

一种适用于通讯系统的异步加-选择-比较器(英文)

介绍了一种适用于Viterbi解码器的异步ACS(加法器比较器选择器)的设计.它采用异步握手信号取代了同步电路中的整体时钟.给出了一种异步实现结构的异步加法单元、异步比较单元和异步选择单元电路.采用全定制设计方法设计了一个异步4 -bit ACS,并通过0 .6μm CMOS工艺进行投片验证.经过测试,芯片在工作电压5V,工作频率20MHz时的功耗为75. 5mW.由于采用异步控制,芯片在“睡眠”状态待机时不消耗动态功耗.芯片的平均响应时间为19 .18ns,仅为最差响应时间23 .37ns的82%.通过与相同工艺下的同步4 -bit ACS在功耗和性能方面仿真结果的比较,可见异步ACS较同步ACS具有优势.

一种新型异步ACS的CMOS VLSI设计

介绍一种新型异步 ACS(加法器 -比较器 -选择器 )的设计。一种异步实现结构的异步比较器 ,并通过异步加法单元、比较单元和选择单元的异步互连 ,构成了异步 ACS。在异步 ACS的性能分析时采用了一种基于多延迟模型的新方法 ,建立了异步加法器和比较器的多延迟模型 ,通过逻辑仿真 ,得到异步 ACS的平均响应时间为 3 .66ns,最长响应时间为 8.1 ns。由此可见 ,异步 ACS在性能方面较同步 ACS存在优势。

基于HMM的关键词识别系统

关键词识别是语音识别中一个重要的研究方向。该文提出了一种基于HMM模型的关键词识别方法。研究并实现了一种新的具有无废料模型精度的采用迭代viterbi的解码算法，从而提高了关键词系统的识别效率。

一个低码率级连码系统的设计与FPGA实现

级连码是一种有效而复杂的信道编码方法。设计了一种可以在两种不同码率工作的低码率级连码编解码电路 ,根据系统指标要求对其中的核心计算单元 Viterbi解码器 ,RS解码器进行了结构和电路优化设计。同时 ,提出了一种交织器 -缓冲器管理方法 。

普通话连续数字串语音识别的持续时间模型

在普通话连续数字串的识别中 ,与传统 HMM在持续时间模型上的错误假设有关的删除与插入错误所占比例可达 2 4 .2 3% .基于此 ,在 Viterbi解码中引入持续时间模型信息 .对多种带参函数分布的持续时间模型在理论和实验上的比较分析都证明了 Gamma分布更能精确反映汉语字模型的持续时间特性 .文中还在外惩罚模型的基础上提出了预加重分段内惩罚持续时间模型和全局内惩罚持续时间模型两种改进算法 .实验表明 ,结合持续时间模型的语音识别算法可以有效地减少删除与插入错误率 ,使总体识别错误率比基带系统减少了 47.74% .

基于TMS320C54X的RS+交织+卷积的级联纠错码

纠错编码被广泛应用在各种数字通信、数字广播和数字存储系统中。随着单片机、DSP和FPGA等器件的发展,越来越容易在各种通用硬件平台上实现纠错编码。本文基于TI的54系列DSP,实现由常用RS码、卷积编码、Viterbi解码、交织技术构成的级联码,并提供编码原理和实现方案。

数字传输技术

无线电缆业务综合了新老广播技术,提供多信道电视娱乐和信息节目。虽然在节目的种类和其多信道特性方面无线电缆业务类似有线电视业务,但无线电缆用带宽为6MHz的微波信道,而不是利用同轴电缆,来传输非广播级信息。

九洲DVC-2008CT型有线电视数字机顶盒电路剖析(二)

1）QAM解调器又称信道解码器,它有三个主要功能：①解调经过正交幅度（QAM）方式调制的传输码流,即QAM解调;②Viterbi解码;③用里德—索罗门码进行前向误码校正。A/D转换器输出的I。