期刊文献+
共找到177篇文章
< 1 2 9 >
每页显示 20 50 100
SOME COMBINATORIAL OPTIMIZATION PROBLEMS ARISING FROM VLSI CIRCUIT DESIGN 被引量:2
1
作者 刘彦佩 《Applied Mathematics(A Journal of Chinese Universities)》 SCIE CSCD 1993年第2期218-235,共18页
This paper is basically a survey to show a number of combinatorial optimization problems arising from VLSI circuit design. Some of them including the existence problem, minimax problem, net representation, bend minimi... This paper is basically a survey to show a number of combinatorial optimization problems arising from VLSI circuit design. Some of them including the existence problem, minimax problem, net representation, bend minimization, area minimization, placement problem, routing problem, etc. are especially discussed with new results and theoretical ideas for treating them. Finally, a number of problems for further research are mentioned. 展开更多
关键词 vlsi circuit Design Rectilinear Embedding Rectilinear Convexity Forbidden Configuration Combinatorial Optimization.
下载PDF
New Analysis to Measure the Capacitance and Conductance of MOS Structure toward Small Size of VLSI Circuits
2
作者 Wagah Farman Mohammad 《Circuits and Systems》 2011年第3期145-150,共6页
In this research thin film layers have been prepared at alternate layers of resistive and dielectric deposited on appropriate substrates to form four – terminal R-Y-NR network. If the gate of the MOS structures depos... In this research thin film layers have been prepared at alternate layers of resistive and dielectric deposited on appropriate substrates to form four – terminal R-Y-NR network. If the gate of the MOS structures deposited as a strip of resistor film like NiCr, the MOS structure can be analyzed as R-Y-NR network. A method of analysis has been proposed to measure the shunt capacitance and the shunt conductance of certain MOS samples. Mat lab program has been used to compute shunt capacitance and shunt conductance at different frequencies. The results computed by this method have been compared with the results obtained by LCR meter method and showed perfect coincident with each other. 展开更多
关键词 Thin Film R-Y-NR NETWORK MOS R-Y-NR NETWORK MOS-vlsi circuits MOS CAPACITANCE
下载PDF
一种双三次插值实时超分辨率VLSI设计
3
作者 张思言 杜周南 +2 位作者 任一心 邓涛 唐曦 《西南大学学报(自然科学版)》 CAS CSCD 北大核心 2024年第4期202-212,共11页
视频超分辨率技术具有广阔的应用前景,但基于深度学习方法的算法复杂度过高,难以实现实时计算.因此,近年来研究者们开始探索基于现场可编程逻辑门阵列(Field Programmable Gate Array,FPGA)的超分辨率算法加速器,以利用FPGA的优势来提... 视频超分辨率技术具有广阔的应用前景,但基于深度学习方法的算法复杂度过高,难以实现实时计算.因此,近年来研究者们开始探索基于现场可编程逻辑门阵列(Field Programmable Gate Array,FPGA)的超分辨率算法加速器,以利用FPGA的优势来提高算法的性能和能耗,实现实时的视频超分辨率.设计了一种基于FPGA的高效高速双三次线性插值超大规模集成电路(Very Large Scale Integration Circuit,VLSI)架构,可用于4倍实时视频超分辨率.该FPGA架构解决了实现双三次插值过程中所需的复杂内存访问模式的问题,并提出了一种基于乒乓操作的数据重排硬件设计,将算法输出的特定顺序数据重新以行为主进行排列,使得硬件能够直接或较为简单地对接HDMI等视频接口.此外,采用状态机、流水线等方式降低设计功耗和减少时序违例,使得整个硬件设计可以更高频率运行.本研究在Zynq-7020 FPGA上实现了硬件架构,能够实时将qHD(960×540)的视频超采样为UHD(3840×2160)高清视频.实验结果表明,该硬件设计只需缓存1行图像像素,延迟仅为9.6μs,帧率达到192.9 Hz,成功实现实时处理.游戏图像数据集的测试结果表明,该设计峰值信噪比最高可达35.67 dB,结构相似度达到96.3%. 展开更多
关键词 双三次插值 实时超分辨率 现场可编程逻辑门阵列 超大规模集成电路
下载PDF
The analytical model for crosstalk noise of current-mode signaling in coupled RLC interconnects of VLSI circuits
4
作者 Peng Xu Zhongliang Pan 《Journal of Semiconductors》 EI CAS CSCD 2017年第9期74-81,共8页
With the continuous advancement of semiconductor technology, the interconnects crosstalk has had a great influence on the performances of VLSI circuits. To date, most of the research about the interconnects of VLSI ci... With the continuous advancement of semiconductor technology, the interconnects crosstalk has had a great influence on the performances of VLSI circuits. To date, most of the research about the interconnects of VLSI circuits focus on the voltage-mode signaling (VMS) scheme while the current-mode signaling (CMS) scheme is rarely analyzed. First of all, an equivalent circuit model of two-line coupled interconnects is presented in this paper, which is applicable to both the CMS and VMS schemes. The coupling capacitive and mutual inductive are taken into account in the equivalent circuit model. Secondly, the output noise of CMS and VMS schemes are investigated in the paper according to the decoupling technique and A B CD parameter matrix approach at local level, intermediate level and global level, respectively. Moreover, the experimental results show that the CMS interconnects have lesser noise peak, noise width and noise amplitude than the VMS interconnects in the same cases, and the CMS scheme is especially suitable for the global interconnects communication of VLSI circuits. It is found that the results obtained by A B CD parameter matrix approach are in good accordance with the simulation results of the advanced design system. 展开更多
关键词 vlsi circuits interconnects crosstalk noise current-mode signaling decoupling technique A B CD parameter matrix
原文传递
A Multiple-Valued Algebra for Modeling MOS VLSI Circuits at Switch-Level
5
作者 胡谋 《Journal of Computer Science & Technology》 SCIE EI CSCD 1992年第2期175-184,共10页
A multiple-valued algebra for modeling MOS VLSI circuits at switch-level is proposed in this paper. Its structure and properties are studied.This algebra can be used to transform a MOS digital circuit to a switch-leve... A multiple-valued algebra for modeling MOS VLSI circuits at switch-level is proposed in this paper. Its structure and properties are studied.This algebra can be used to transform a MOS digital circuit to a switch-level algebraic expression so as to generate the truth table for the circuit and to derive a Boolean expression for it.In the paper,methods to construct a switch-level algebraic expression for a circuit and methods to simplify expressions are given.This algebra provides a new tool for MOS VLSI circuit design and analysis. 展开更多
关键词 MOS vlsi A Multiple-Valued Algebra for Modeling MOS vlsi circuits at Switch-Level
原文传递
比特平面并行的EBCOT编码及其VLSI结构 被引量:10
6
作者 刘凯 吴成柯 +1 位作者 李云松 庄怀宇 《计算机学报》 EI CSCD 北大核心 2004年第7期928-935,共8页
该文提出了比特平面并行处理的EBCOT编码算法 .通过分析JPEG2 0 0 0中EBCOT编码结构 ,指出每一个比特平面的编码信息可以同时获得 ,从而给出了比特平面并行处理的块编码方法 ,并且详细说明了实现的VLSI结构 .与现有的结构相比 ,该结构... 该文提出了比特平面并行处理的EBCOT编码算法 .通过分析JPEG2 0 0 0中EBCOT编码结构 ,指出每一个比特平面的编码信息可以同时获得 ,从而给出了比特平面并行处理的块编码方法 ,并且详细说明了实现的VLSI结构 .与现有的结构相比 ,该结构具有并行度高、避免编码位置的时钟浪费等特点 .从实验结果表明 ,比特平面并行处理方式所需的时钟周期最少 ,FPGA原型系统最高时钟频率可达 5 2MHz,图像质量达到了公布的JPEG2 0 0 0标准 . 展开更多
关键词 JPEG2000 EBCOT算法 比特平面并行 块编码 上下文模型
下载PDF
JPEG2000二维离散小波变换高效并行VLSI结构设计 被引量:18
7
作者 兰旭光 郑南宁 +3 位作者 吴勇 刘跃虎 刘在德 梅魁志 《西安交通大学学报》 EI CAS CSCD 北大核心 2004年第2期149-153,共5页
提出一种基于提升算法,实现JPEG2000编码系统中二维离散小波变换(DWT)的高效实时并行VL SI结构设计方法.利用该方法所得结构使行和列滤波器同时进行滤波,用少量行缓存代替大量中间存储空间,用优化的移位加操作替代乘法操作.整个结构采... 提出一种基于提升算法,实现JPEG2000编码系统中二维离散小波变换(DWT)的高效实时并行VL SI结构设计方法.利用该方法所得结构使行和列滤波器同时进行滤波,用少量行缓存代替大量中间存储空间,用优化的移位加操作替代乘法操作.整个结构采用流水线设计方法处理,在保证同样的精度下,大大减少了运算量,增加了硬件资源利用率,加快了变换速度,减小了电路的规模.二维离散小波滤波器结构已经过VerilogHDL行为级仿真验证,并可作为单独的IP核应用于正在开发的JPEG2000图像编、解码芯片中. 展开更多
关键词 二维离散小波变换 vlsi 并行结构 提升方法
下载PDF
适合硬件实现的JPEG2000码率控制算法及其VLSI结构设计 被引量:7
8
作者 雷杰 孔繁锵 +1 位作者 吴成柯 李云松 《西安电子科技大学学报》 EI CAS CSCD 北大核心 2008年第4期645-649,663,共6页
为了简化硬件实现的复杂度和降低存储量,提出一种采用码率预分配的JPEG2000码率控制算法,并给出相应的VLSI结构设计.原始图像经过小波变换和量化后,对EBCOT码块的有效比特平面进行独立熵估计,计算出所有码块的估计熵总和.依据每个码块... 为了简化硬件实现的复杂度和降低存储量,提出一种采用码率预分配的JPEG2000码率控制算法,并给出相应的VLSI结构设计.原始图像经过小波变换和量化后,对EBCOT码块的有效比特平面进行独立熵估计,计算出所有码块的估计熵总和.依据每个码块的估计熵在所有码块的估计熵总和中所占的比例,指导分配每个码块的码率,EBCOT编码器根据分配到的码率实时截断码流和编码通道,减少了T1编码的时间.码块经过T1编码后直接打包输出,无需率失真斜率计算和率失真优化截取.实验结果表明,本算法很大程度上减少了编码计算量和存储量,易于硬件实现. 展开更多
关键词 图像处理 图像压缩 率控制 码率分配 熵估计 vlsi电路
下载PDF
一种在VLSI电路物理设计中减小串扰的优化算法 被引量:2
9
作者 张徐亮 赵梅 +3 位作者 范明钰 李春辉 虞厥邦 黄劲 《计算机辅助设计与图形学学报》 EI CSCD 北大核心 2001年第4期289-293,共5页
通过研究调整线段和线间距对串扰的影响 ,提出了一种在布线时通过采取作线段摄动和压缩线间距的措施来减小串扰的优化算法 .计算机仿真结果表明 ,该算法能有效地减少芯片中的串扰 .此外 。
关键词 超大规模集成电路 物理设计 串扰最小化 优化算法 vlsi 计算机仿真
下载PDF
SSN研究及其在VLSI设计流程中的应用 被引量:2
10
作者 徐栋麟 郭新伟 +2 位作者 徐志伟 林越 任俊彦 《电子学报》 EI CAS CSCD 北大核心 2001年第11期1471-1474,共4页
本文详述了同步开关噪声 (SSN)影响VLSI电路可靠性的一个主要因素 :芯片 封装界面的寄生电感 .根据在芯片中插入电源 /地线引脚 ,减小芯片 封装界面的寄生电感的思想 ,提出一种简便有效的基于SSN性能的输出驱动器优化布局方法并将之集... 本文详述了同步开关噪声 (SSN)影响VLSI电路可靠性的一个主要因素 :芯片 封装界面的寄生电感 .根据在芯片中插入电源 /地线引脚 ,减小芯片 封装界面的寄生电感的思想 ,提出一种简便有效的基于SSN性能的输出驱动器优化布局方法并将之集成到VLSI设计流程中 .用 0 6微米CMOS工艺进行了验证 .结果表明 :该优化设计可有效降低SSN对VLSI电路可靠性的影响 . 展开更多
关键词 同步开关噪声 超大规模集成电路 电子设计自动化 设计流程
下载PDF
MPEG-2运动补偿的VLSI设计 被引量:4
11
作者 惠新标 郑志航 叶楠 《上海交通大学学报》 EI CAS CSCD 北大核心 2000年第7期903-906,共4页
基于 MPEG-2解码中运动补偿的控制复杂、数据吞吐量大、实现较困难 ,提出了一种适合于 MPEG-2 MP@ML的运动补偿硬件实现方案 ,解决了时序分配、输入输出控制等较难处理的问题 .文中的方案已经采用 VHDL描述 ,并使用电子设计自动化 ( EDA... 基于 MPEG-2解码中运动补偿的控制复杂、数据吞吐量大、实现较困难 ,提出了一种适合于 MPEG-2 MP@ML的运动补偿硬件实现方案 ,解决了时序分配、输入输出控制等较难处理的问题 .文中的方案已经采用 VHDL描述 ,并使用电子设计自动化 ( EDA)工具进行了模拟和验证 .结果表明 ,方案满足 MPEG-2解码的要求 ,可用于 MPEG-2的 展开更多
关键词 运动补偿 MPEG-2 设计 运动图像压缩 vlsi
下载PDF
基于边界扫描技术的VLSI芯片互连电路测试研究 被引量:5
12
作者 王隆刚 李桂祥 杨江平 《计算机测量与控制》 CSCD 2003年第4期247-249,253,共4页
对VLSI芯片互连电路测试过程数学描述模型及测试原理进行了研究 ,在此基础上提出了一种基于边界扫描技术的VLSI芯片互连电路测试实现方案。以PC机为测试平台的测试实验结果表明 :该方案成功地完成了边界扫描机制试验电路板上互连电路的... 对VLSI芯片互连电路测试过程数学描述模型及测试原理进行了研究 ,在此基础上提出了一种基于边界扫描技术的VLSI芯片互连电路测试实现方案。以PC机为测试平台的测试实验结果表明 :该方案成功地完成了边界扫描机制试验电路板上互连电路的桥接、S -A -1型、S -A 展开更多
关键词 超大规模集成电路 vlsi 芯片互连 电路测试 边界扫描
下载PDF
模2^n-2^k-1加法器高效VLSI设计与实现 被引量:1
13
作者 马上 叶燕龙 胡剑浩 《微电子学与计算机》 CSCD 北大核心 2010年第10期1-7,共7页
模加法器是余数系统(Residue Number System,RNS)的基本运算单元,2n-2k-1形式的余数基易于构建大动态范围和具有优良复杂度平衡性的多通道余数基.基于前缀运算和进位修正算法提出了一类新的模2n-2k-1加法通用算法及其VLSI实现结构.该算... 模加法器是余数系统(Residue Number System,RNS)的基本运算单元,2n-2k-1形式的余数基易于构建大动态范围和具有优良复杂度平衡性的多通道余数基.基于前缀运算和进位修正算法提出了一类新的模2n-2k-1加法通用算法及其VLSI实现结构.该算法消除了重复的进位信息计算,且可采用任意已有的前缀运算结构.与同类型模加法器的分析对比结果表明,提出的模2n-2k-1加法器具有优良的"面积×时延"特性. 展开更多
关键词 余数系统 模加法器 并行前缀 进位修正 超大规模集成电路
下载PDF
MPEG-2视频变长码解码VLSI设计 被引量:3
14
作者 惠新标 郑志航 叶楠 《上海交通大学学报》 EI CAS CSCD 北大核心 1999年第9期1111-1113,共3页
提出了一个MPEG2 视频解码中变长码解码的VLSI设计.采用桶形移位缓冲器并行解变长码、分别进行变长码的长度计算和解码以及将码表分割成多个小码表等新的硬件设计,使得每个周期解一个变长码的码字,保证了MPEG2 M... 提出了一个MPEG2 视频解码中变长码解码的VLSI设计.采用桶形移位缓冲器并行解变长码、分别进行变长码的长度计算和解码以及将码表分割成多个小码表等新的硬件设计,使得每个周期解一个变长码的码字,保证了MPEG2 MP@ ML的实时解码,并为更复杂的应用提供了扩展的余地. 展开更多
关键词 MPEG-2 变长解码 视频解码 vlsi 设计
下载PDF
H.264标准中Exp-Golomb编解码器的VLSI设计 被引量:3
15
作者 吴斌 郭树旭 +2 位作者 王明江 郑凡 陈玫玫 《吉林大学学报(信息科学版)》 CAS 2008年第3期244-247,共4页
为提高Exp-Golomb码的编解码效率,提出了一种基于快速"首位1检测"的Exp-Golomb编解码器硬件实现方法,降低了计算量并节省了硬件资源。该Exp-Golomb编解码器已通过RTL(Register Transfer Level)级仿真和综合,并在FPGA(Field Pr... 为提高Exp-Golomb码的编解码效率,提出了一种基于快速"首位1检测"的Exp-Golomb编解码器硬件实现方法,降低了计算量并节省了硬件资源。该Exp-Golomb编解码器已通过RTL(Register Transfer Level)级仿真和综合,并在FPGA(Field Programmable Gate Array)开发平台进行了验证,在133 MHz时钟频率下编解码器的综合门数分别为765门和632门。该编解码器能满足Baseline档次(30帧/s),分辨率为352×288视频序列的实时编解码对质量和速度的要求。 展开更多
关键词 H.264标准 熵编码 指数哥伦布码 大规模集成电路
下载PDF
MPEG-2视频反量化和IDCT的VLSI设计 被引量:6
16
作者 惠新标 叶楠 郑志航 《上海交通大学学报》 EI CAS CSCD 北大核心 2000年第2期193-196,共4页
反量化(IQ)和反离散余弦变换(IDCT)是MPEG-2 中恢复帧内编码系数或差分系数的重要手段.设计了用于MPEG-2 MP@ ML视频解码超大规模集成电路(VLSI)的IQ 和IDCT电路结构,采用VHDL进行描述并... 反量化(IQ)和反离散余弦变换(IDCT)是MPEG-2 中恢复帧内编码系数或差分系数的重要手段.设计了用于MPEG-2 MP@ ML视频解码超大规模集成电路(VLSI)的IQ 和IDCT电路结构,采用VHDL进行描述并通过模拟得以验证.采用全硬件实现的方法,并针对性地提出了相应的硬件电路结构设计,减少了电路规模以适应MPEG-2MP@ ML视频较大的数据量,达到了实时解码的目的. 展开更多
关键词 MPEG-2 反量化 视频信号 vlsi IDCT 设计
下载PDF
MPEG-4运动补偿处理器的VLSI结构设计 被引量:3
17
作者 王占辉 刘大明 刘龙 《电子器件》 EI CAS 2005年第3期546-550,共5页
针对MPEG-4编解码中运动补偿控制复杂、数据吞吐量大、实现较困难的特点,提出了一种适合MPEG-4的运动补偿硬件实现方案,解决了时序分配、输入输出控制等较难处理的问题。文中的方案已经在XilinxISE6.1i集成开发环境下,采用了VHDL进行描... 针对MPEG-4编解码中运动补偿控制复杂、数据吞吐量大、实现较困难的特点,提出了一种适合MPEG-4的运动补偿硬件实现方案,解决了时序分配、输入输出控制等较难处理的问题。文中的方案已经在XilinxISE6.1i集成开发环境下,采用了VHDL进行描述,并使用了电子设计自动化(EDA)工具进行了模拟和验证。仿真和综合结果表明,该处理器逻辑功能完全正确,能满足MPEG-4CoreProfiles&Level2实时编码要求,可用于MPEG-4的VLSI实现。 展开更多
关键词 超大规模集成电路 MPEG-4 运动补偿
下载PDF
神经元网络超大规模集成电路(VLSI)的实现 被引量:2
18
作者 谭锡林 胡金才 Wayne Lang 《电子学报》 EI CAS CSCD 北大核心 1993年第4期98-100,共3页
本文用MOS电路模拟一个生物神经细胞,并构成人工神经元网络。文中还给出了神经元电路的调整和测试方法。其测试结果表明这些电路能较好地模拟神经细胞的生物功能。
关键词 神经网络 集成电路 MOS电路
下载PDF
基于TTA的异步微处理器设计及其VLSI实现 被引量:3
19
作者 石伟 陈芳园 +4 位作者 王志英 任洪广 苏博 王友瑞 陆洪毅 《电子学报》 EI CAS CSCD 北大核心 2011年第2期395-401,共7页
本文针对传输触发体系结构设计了一款异步微处理器.由于异步TTA采用分布式的控制方式,数据相关会导致程序执行错误,因此提出了一种数据源选择技术来保证程序执行的正确性,并给出了异步TTA的微体系结构与电路实现.最后,在0.18μm工艺下... 本文针对传输触发体系结构设计了一款异步微处理器.由于异步TTA采用分布式的控制方式,数据相关会导致程序执行错误,因此提出了一种数据源选择技术来保证程序执行的正确性,并给出了异步TTA的微体系结构与电路实现.最后,在0.18μm工艺下采用基于宏单元的异步集成电路设计方法实现了该异步微处理器.实验结果表明提出的数据源选择技术能够有效保证异步TTA微处理器正确执行,同时异步TTA计算内核功耗仅为相应同步计算内核功耗的40%左右. 展开更多
关键词 传输触发结构 异步电路 低功耗 vlsi设计
下载PDF
高效椭圆曲线签名算法核心运算VLSI设计 被引量:1
20
作者 刘文江 戎蒙恬 《上海交通大学学报》 EI CAS CSCD 北大核心 2004年第5期709-712,共4页
针对椭圆曲线签名算法要使用的乘法器和除法器提出了一种新的结构,并在此基础上进行了系统设计.该设计进行了ASIC综合和仿真,其仿真结果和理论分析相符合,与其他设计相比,在时间复杂度上有所提高.
关键词 椭圆曲线密码学 超大规模集成电路 数字签名算法
下载PDF
上一页 1 2 9 下一页 到第
使用帮助 返回顶部