4种VLSI标准单元初始布局生成算法及其比较

由于超大规模集成电路(VLSI)标准单元布局问题的高度复杂性,选择适当的初始布局生成算法成为能否在合理的运行时间内获得高质量布局结果的关键因素之一.首先介绍了VLSI标准单元布局问题和优化目标的数学模型.在此数学模型的基础上,给出了4种标准单元初始布局生成算法基本思想及其详细的步骤.对这4种初始布局算法在标准测试例子上的实验结果进行比较,分析它们作为启发式算法初始种群的有效性.

VLSI标准单元布局遗传交叉算子比较研究

遗传算法的成功之处在于其交叉、变异等进化机理,交叉算子性能对算法的整体性能有决定性的影响,因而成为了设计大规模问题遗传算法的关键因素.首先简要介绍VLSI标准单元布局问题定义及其染色体编码,给出4种主要交叉算子的基本思想及其算法步骤,并对其中循环交叉算子进行改进.而后使用标准测试例子对这4种交叉算子的性能进行深入的实验比较,分析交叉算子特征与性能的关联性,总结了高性能交叉算子的设计思想.改进型限定长度循环交叉算子的性能实验结果验证了该设计思想的有效性.

基于适应性模拟退火的标准单元布局算法

提出了一种基于适应性模拟退火的标准单元布局算法,针对各布局电路的特性,在传统的模拟退火算法中引入适应性初始温度和适应性搜索区域的概念,并对标准单元布局中目标函数中的惩罚项做出相应改进。该算法用于对一组标竿电路进行测试,和传统模拟退火算法得出的结果相比,在布局效果上和时间性能上均显示出优越性。

一个基于确定性退火的时延驱动标准单元布局算法

提出了一个基于确定性模拟退火技术的时延驱动标准单元布局算法 ,实现在满足时延约束和宽高比约束的前提下优化版图面积 ,与基于一般的随机模拟退火技术的标准单元布局算法相比 ,该算法的运行速度较快。

基于线性规划的最小扰动标准单元合法化算法

在传统的标准单元总体布局完成之后,一个很重要的步骤是消除标准单元之间的重叠,即合法化过程。文章以对总体布局结果的最小扰动为优化目标,考虑标准单元布局合理位置的约束,通过采用线性规划建模求解,有效地解决了布局合法化问题。与启发式算法相比,该模型从理论上给出了对布局造成最小扰动的最优解。实验表明,该合法化算法在ISPD02的例子中基于mPL6的总体布局能够比Fastplace3.0的合法化结果有平均3.8%的线长减少。

面向标准单元三维布局的密度驱动划分方法

标准单元布局是超大规模集成电路自动化设计的一个关键阶段.针对三维布局问题,提出一种面向标准单元的密度驱动划分方法.该方法将三维布局区域划分成网格,并计算每个网格的单元密度,再根据网格单元密度将标准单元合理地划分到三维空间,可有效地减小标准单元与固定单元之间的重叠率,得到优化的划分结果.将文中方法嵌入到三维布局器中,对三维转换的benchmarks电路进行三维布局.实验结果表明,与原始三维布局器3D-Crust相比,该方法能够有效地减少HPWL 60.89%,减少运行时间20.54%.