基于神经网络的单通道冗余VLSI/WSI阵列重构算法

本文提出了一个基于Hopfield网络的单通道冗余VLSI/WSI阵列重构算法 ,根据阵列中缺陷单元的分布情况 ,构造相应的矛盾图模型 ,将阵列的重构问题转化为求矛盾图的独立集且使得独立集的顶点数恰为缺陷单元的个数 ,有效地解决了阵列的重构问题 .实验结果表明 ,与传统的启发式方法相比 ,基于本文所提出的图论模型而采用的神经网络方法是一种简单、快速。

基于神经网络的降阶VLSI/WSI阵列重构算法

提出了一个基于Hopfield网络的可降阶VLSI/WSI阵列重构算法 ,根据阵列中缺陷单元分布的二分图模型 ,将问题映射为相应的神经网络 ,有效地解决了阵列的重构问题 .实验结果表明 ,与启发式搜索方法相比 ,所提出的神经网络方法是一种快速、高效的方法 .

JPEG2000并行阵列式小波滤波器的VLSI结构设计

提出一种基于提升算法实现JPEG2 0 0 0编码系统中的二维离散小波变换 (DiscreteWaveletTransform)的并行阵列式的VLSI结构设计方法 .利用该方法所得结构由两个行处理器 ,一个列处理器以及少量行缓存组成 ;行列处理器内部是由并行阵列式的处理单元组成 ;能使行和列滤波器同时进行滤波 ,用优化的移位加操作替代乘法操作 .整个结构采用流水线的设计方法处理 ,在保证同样的精度下 ,大大减少了运算量和提高了硬件资源利用率 ,几乎达到10 0 % ,加快了变换速度 ,也减少了电路的规模 .该结构对于N×N大小的图像 ,处理速度达到O(N2 / 2 )个时钟周期 .二维离散小波滤波器结构已经过FPGA验证 ,并可作为单独的IP核应用于正在开发的JPEG2 0 0

一种用于曲线检测的动态规划算法及相应的VLSI阵列结构

本文给出了一种能从m×m数字图象中抽取出n长的目标边界的动态规划算法,同时,还提出了用来实现这一算法的一种VLSI心动式阵列结构,它由8×m个简单的处理机单元组成,整个算法的执行过程在O(n×m)运行时间内完成。

自动设计VLSI阵列算法的一种方法

1.引言 超大规模集成电路(简称VLSI)技术是当代计算机的基础,如何设计适于VLSI阵列结构的算法,使算法与结构很好地匹配,提高并行计算效率和系统性能价格比,已成为现代计算机领域中的一个重要研究课题。

VLSI计算模型上二维DFT的Wavefront阵列

给出了基于VLSI计算模型的二维DFT(离散富里叶变换 )的阵列算法及其处理流程图 ,在此基础上 ,利用矩阵乘的Wavefront阵列 ,提出了二维DFT的Wavefront阵列计算结构 ,并与其Systolic阵列进行了比较 ,得出了二维DFT的Wavefront阵列优于其Systolic阵列的结论 .

VLSI脉动阵列的映射生成方法

本文提出一种归并排序算法─—插入归并算法，并通过该算法的如Systolic阵列映射，重点阐述了正则映射生成VLSI阵列的实现方法。最后，还指出了改进脉动阵列通用性和灵活性的途径。

CMOS门阵列VLSI电路设计综述

由于门阵列ＶＬＳＩ半定制的性质，使其电路设计在许多方面都有着与众不同的特点．本文就门阵列电路中门的扇入与扇出、缓冲单元的设计、门电路的可测性设计等几方面问题进行了较详尽的分析与论述，以期对ＣＭＯＳ门阵列的ＡＳＩＣ研制，在高层次的电路设计上探讨优化设计方法．

基于脉动阵列的复数定点QR分解VLSI设计

提出一种应用Givens变换实现QR分解的脉动阵列中的边界单元和内部单元电路结构。在硬件成本增加不多的条件下,应用牛顿-拉夫逊迭代方法和查询表技术,实现了平方根倒数的快速计算。综合的电路工作时钟达100MHz,两种单元的数据处理周期均为120ns,阵列数据处理速度高于相关文献报道40%以上。

VLSI二维阵列的容错设计

本文在第一节中指出了在VLSI二维阵列引入容错技术的必要性,并就近年来在结构冗余的二维阵列的容错技术的两种基本重排方法分别予以简单介绍。在第二节中则着重阐述对两种重排技术进行改进的基本思想、基本重规则,并在最后对重排成功率进行了比较。

VLSI栅阵列单元生成系成

本文介绍一个新的ＶＬＳＩＣＭＯＳ电路栅阵列布图系统ＧＭＳ（ＧａｔｅＭａｔｒｉｘｌａｙｏｕｔＳｙｓｔｅｍ），它可以作为单元生成器在ＶＬＳＩ布图中自动产生基本单元。ＧＭＳ的布图过程包括：栅排序、线网分配和版图压缩，在考虑了许多实际约束条件的基础上，ＧＭＳ使用了一个新的栅排序算法，对Ｌｉ［６］算法做了较大改进，ＧＭＳ还把线网分配问题，转化为扩展的一维分配问题，在给出扩展一维分配问题定义的基础上，开发了一个线网分配算法，取得了较好的结果，ＧＭＳ允许用户对布图结果作叠代改进，对布图结果进行了压缩，从而减小了布图面积，ＧＭＳ已在ＭｉｃｒｏＶａｘＩＩ上用Ｃ语言实现，我们测试了许多实例，取得了较好的结果。

适于VLSI实现的Systolic阵列及其发展

本文探讨了目前VLSI应用中影响广泛的Systolic慨念,评述了Systolic算法及其阵列结构,并总结了有关它的若干应用领域。最后,介绍了Systolic阵列的有关设计方法。

VLSI阵列处理器在信号处理和图象处理中的应用

现代信号处理和图象处理迫切需要高速度、高性能的计算工具。面向算法的VLSI阵列处理器的出现必将使信息处理进入新时代。本文分析了VLSI阵列处理器的算法和结构,并介绍了把算法映射为阵列结构的基本方法。

基于FPGA的ABC95阵列机PE芯片的设计

SIMD利用FPGA芯片来实现ABC95阵列机中主要的芯片组 ,其中 16个PE处理器芯片是由FPGA芯片实现的。分析了存储器无冲突访问硬化的方法 ,介绍了PE处理器芯片的设计、它的基本组成结构、对存储器无冲突访问的支持。

应用于超大规模集成电路的新材料WSi_2的快速热退火形成

用喇曼散射、扫描电镜、转靶X射线衍射、俄歇电子能谱和电阻率的测量研究了共溅射W-Si薄膜经真空15秒快速热退火后形成WSi_2的行为.在331和450cm^(-1)处有两个WSi_2的特征喇曼峰.随着快速热退火温度的升高,WSi_2的晶化不断增强.发现WSi_2中伴有W_5Si_3相存在,但其行为仍显示为WSi_2的特征.

基于帧级流水脉动阵列结构的运动估计电路

在将标准的六层Do循环嵌套FSBM算法等效变换成一种新的两层Do循环嵌套算法的基础上,本文提出了三种基于搜索距离分别为P=KN(K≥1),P=N/2和P=N的脉动阵列结构的运动估计电路.上述结构除了支持帧级流水操作外,而且在取得近似100%的阵列流水效率的同时,具有硬件开销小、输入端口数少等特点,可广泛应用于DTV和HDTV等领域.

矢量量化算法的VLSI实现结构

本文通过将全搜索矢量量化算法(FullSearchVectorQuantization)的计算转换成内积(innerproduct)运算,并利用Baugh-Wooley算法,阐述了FSVQ算法的一种新的有效的基于二进制补码的VLSI实现结构。由于该结构的规则性(regularity)和模块性(modularity),它可以被高效地应用在语音、图像、和视频编码的VLSI实现中。

RS码译码器的VLSI设计

本文主要研究RS码译码器的VLSI设计优化方法。分析RS码译码算法的原理 ,将适合计算机仿真计算的算法转换成适合硬件实现的结构 ,并对其进行优化。设计并实现在FPGA上可以工作在 10MHz时钟频率下的单周期硬件译码器。