期刊文献+
共找到8篇文章
< 1 >
每页显示 20 50 100
基于FDTD模拟综合VLSI互连线的时域特征模型 被引量:2
1
作者 褚庆昕 《电子学报》 EI CAS CSCD 北大核心 1998年第9期7-10,共4页
本文提出了大规模集成电路(VISI)中互连线的特征模型利用时域有限差分法(FDTD)模拟的响应电压和电流波形以及离散逆卷积技术,该特征模型直接在时域被数值综合.利用该模型。
关键词 vlsi互连线 特征模型 时域综合 大规模集成电路
下载PDF
短脉冲应力条件下VLSI互连失效模式的微观分析
2
《电子产品可靠性与环境试验》 2002年第4期64-65,共2页
关键词 短脉冲 应力条件 vlsi互连 失交模式 微观分析
下载PDF
VLSI片上互连线电感提取技术及考虑电感效应的互连分析
3
作者 何剑春 严晓浪 +1 位作者 何乐年 葛海通 《电路与系统学报》 CSCD 2002年第4期67-71,共5页
VDSM工艺下,芯片的高速、高集成度趋势使电磁耦合作用不容忽略;而电感效应的引入使VLSI设计和验证变得复杂。本文阐述了VLSI片上互连线电感提取技术现状及发展方向,对各类提取方法作了扼要比较;同时探讨了互连分析中包含电感效应时存在... VDSM工艺下,芯片的高速、高集成度趋势使电磁耦合作用不容忽略;而电感效应的引入使VLSI设计和验证变得复杂。本文阐述了VLSI片上互连线电感提取技术现状及发展方向,对各类提取方法作了扼要比较;同时探讨了互连分析中包含电感效应时存在的部分问题和解决办法,以期作为提高VLSI设计、分析和验证效率的有效向导。 展开更多
关键词 电感效应 参数提取 频变寄生电感 vlsi互连线 IC 芯片
下载PDF
超深亚微米芯片互连线电感提取技术及应用 被引量:2
4
作者 何剑春 陆思安 +2 位作者 何乐年 葛海通 严晓浪 《浙江大学学报(工学版)》 EI CAS CSCD 北大核心 2002年第6期638-641,共4页
超深亚微米(VDSM)工艺下,集成电路的高频、高集成度趋势使互连线间电磁耦合作用不容忽略.首先回顾了典型电感提取方法及实际应用中电感阵稀疏化、模型降阶等问题;基于互连线分布RLC模型,对一类电源树的同步切换噪声问题作了分析;并介绍... 超深亚微米(VDSM)工艺下,集成电路的高频、高集成度趋势使互连线间电磁耦合作用不容忽略.首先回顾了典型电感提取方法及实际应用中电感阵稀疏化、模型降阶等问题;基于互连线分布RLC模型,对一类电源树的同步切换噪声问题作了分析;并介绍了RL梯状电路、有效电容法等实用电感效应处理措施.一些仿真实例表明,未来高频集成电路中电感效应可严重影响部分关键互连线网性能,将成为信号完整性的重要制约因素. 展开更多
关键词 超深亚微米 电感提取 vlsi互连线 信号完整性 集成电路 制造工艺 芯片设计
下载PDF
用NILT导出的传输线瞬态分析模型 被引量:12
5
作者 郭裕顺 《电子学报》 EI CAS CSCD 北大核心 2002年第3期381-385,共5页
KSinghal与JVlach的NILT(数值Laplace反变换 )技术是端接线性负载传输线分析的一种有效方法 .本文利用这一NILT技术 ,导出了传输线的时域离散模型 ,由此可进行端接任意负载传输线的瞬态分析 .这一模型毋须象通常的频域方法那样对传输线... KSinghal与JVlach的NILT(数值Laplace反变换 )技术是端接线性负载传输线分析的一种有效方法 .本文利用这一NILT技术 ,导出了传输线的时域离散模型 ,由此可进行端接任意负载传输线的瞬态分析 .这一模型毋须象通常的频域方法那样对传输线作有理逼近 ,因而不存在由此带来的数值问题 ,而计算量与它们相当 .文中分别给出了均匀与非均匀传输线的处理 。 展开更多
关键词 传输线分析 vlsi互连线 数值Laplace反变换 NILT
下载PDF
一种用于提取超大规模集成电路电容的新型库查找法
6
作者 赵鹏 张杰 +1 位作者 陈抗生 王浩刚 《Journal of Semiconductors》 EI CAS CSCD 北大核心 2007年第11期1794-1802,共9页
提出了八种节点电容典型结构用以建立电容模型库,并阐明了这八种结构可以提取大多数VLSI互连线的电容参数,给出了这些结构的拟合公式.采用该库查找法计算的互连线电容结果与FastCap所得结果非常吻合.由于电容是直接代入拟合公式计算得到... 提出了八种节点电容典型结构用以建立电容模型库,并阐明了这八种结构可以提取大多数VLSI互连线的电容参数,给出了这些结构的拟合公式.采用该库查找法计算的互连线电容结果与FastCap所得结果非常吻合.由于电容是直接代入拟合公式计算得到的,所以计算速度非常快. 展开更多
关键词 库查找法 多层 vlsi互连线 互连线电容
下载PDF
Timing Optimization by Inserting Minimum Buffers with Accurate Delay Models
7
作者 张轶谦 洪先龙 +1 位作者 周强 蔡懿慈 《Journal of Semiconductors》 EI CAS CSCD 北大核心 2004年第11期1409-1415,共7页
An algorithm of minimizing the number of buffers under certain delay constraint with accurate delay models is presented.Given a two-terminal net,the algorithm can minimize the total number of buffers inserted to meet ... An algorithm of minimizing the number of buffers under certain delay constraint with accurate delay models is presented.Given a two-terminal net,the algorithm can minimize the total number of buffers inserted to meet the delay constraint.A high order delay model is applied to estimate interconnect delay and a nonlinear delay model based on look-up table is for buffer delay estimation.The experimental results show that the algorithm can efficiently achieve the trade-offs between number of buffers and delay,and avoid needless power and area cost.The running time is satisfactory. 展开更多
关键词 buffer insertion interconnect optimization layout vlsi
下载PDF
BALANCED TRUNCATED MODELS OF C INTERCONNECT CIRCUITS AND THEIR SIMULATION 被引量:1
8
作者 YuanBaoguo WangBen WangShengguo 《Journal of Electronics(China)》 2005年第4期403-408,共6页
The Balanced Truncation Method (BTM) is applied to an even distributed RC interconnect case by using Wang's closed-forms of even distributed RC interconnect models. The results show that extremely high order RC in... The Balanced Truncation Method (BTM) is applied to an even distributed RC interconnect case by using Wang's closed-forms of even distributed RC interconnect models. The results show that extremely high order RC interconnect can be high-accurately approximated by only third order balanced model. Related simulations are executed in both time domain and frequency domain. The results may be applied to VLSI interconnect model reduction and design. 展开更多
关键词 vlsi INTERCONNECT RC distributed circuit Modeling Balanced model reduction
下载PDF
上一页 1 下一页 到第
使用帮助 返回顶部