“VLSI设计”课程实践教学模式探索

针对“VLSI设计”课程实践教学中存在关注设计流程、掌握相关EDA工具,但缺乏对先进电路版图设计技术应用和创新实践的问题,提出了基于课前熟悉流程工具、课堂开展归纳分析和课后作业改进创新三个层次的实践教学模式,并以晶体管设计实践课为例,阐述了三个层次的实践教学方法。采用该实践教学模式使学生在熟练掌握全定制物理设计流程的同时,培养了探索创新的思维和追求极致性能的信念,为进一步提高集成电路设计人才的培养质量提供了有益参考。

一种VLSI设计到无向赋权图的转换系统

基于VLSI剖分问题的需要,设计并实现了VLSI设计到无向赋权图的转换系统(VLSI/Graph Converter,VGC).介绍了电路构造图和图文件存储格式,给出了VGC的处理流程图,提出了针对VLSI线网的无向赋权图转换算法.该算法解决的关键问题是,遍历树状结构的VLSI线网,将其转换为无向赋权图并存储为指定的图文件格式.VGC系统在Windows平台下用C++实现.实验及分析表明,该系统能正确地将Verilog语言描述的门级CPU转换为无向赋权图,避免了直接在VLSI线网上进行剖分,提高了VLSI剖分的效率.

一种VLSI设计到赋权超图的转换系统

本文基于VLSI划分问题的需要,提出了一种VLSI设计到赋权超图转换算法.该算法解决的关键问题是,它读取和遍历Verilog语言描述的树状结构VLSI设计,将其转换为赋权超图并存储为指定的文件存储格式,从而有效地将VLSI划分问题转换为超图划分优化问题.进而,本文给出了VLSI设计到赋权超图的转换系统(VLSI/Hypergraph Converter,VHC)的处理流程图,并在Windows平台下用C++设计实现了VHC系统.实验及分析表明,该系统能正确地将Verilog语言描述的门级CPU测试用例转换为赋权超图,避免了直接在VLSI线网上进行划分,提高了VLSI划分的效率.

《VLSI设计》课程建设与教学改革

国防科学技术大学《VLSI设计》是微电子学与固体电子学专业研究生的核心专业基础课。对国内外相关课程设置和教学情况进行了综述,介绍了《VLSI设计》课程总体建设情况,从教学内容、教学方法、实验教学和考核方式四个方面对课程的教学改革进行了说明,最后对课程后续建设目标进行了展望。

二维DCT算法及其优化的VLSI设计

提出了一种二维DCT算法及其优化的VLSI设计,即将二维DCT分离成2个一维DCT实现,只需一个一维DCT处理单元即可;进而通过对变换的系数矩阵进行化简,采用流水线技术,使用4个乘法器就可使电路达到高速;该电路结构具有模块化、布线简单、芯片面积小等优点,实验结果表明了VLSI设计的有效性。

RS码译码器的VLSI设计

本文主要研究RS码译码器的VLSI设计优化方法。分析RS码译码算法的原理 ,将适合计算机仿真计算的算法转换成适合硬件实现的结构 ,并对其进行优化。设计并实现在FPGA上可以工作在 10MHz时钟频率下的单周期硬件译码器。

《VLSI设计综合实践》课程教学实践与改革

VLSI设计人才的培养对理论性和实践性要求都很高,国防科技大学自2012年起就开设了《VLSI设计综合实践》课程以提升所培养人才的VLSI设计工程实践能力。课程通过将理论讲授与实验环节交叉设置加深学生对理论知识的理解,提高学生的实践能力。针对业界最新发展趋势,教学团队持续对课程教学方法、教学内容、实验设置和实验环境进行改革,取得了良好的教学效果。本文对课程教学实践和改革情况进行总结。

基于DVD应用的流水线RS-PC解码的VLSI设计

基于DVD数据纠错的应用,设计实现了全程流水线处理的RS-PC解码,采用分解的无逆BM(Berlekamp-Massey)算法和脉动时序控制实现RS解码器的三级流水线处理,采用行列独立的缓冲器和纠错解码器实现行列纠错的两级流水线处理。该RS-PC解码能达到非常快的处理速度,在行列纠错处理无迭代的情况下,数据率可达到每时钟一个字节。

《VLSI设计综合实践》课程建设与思考

为提高微电子及相关专业研究生VLSI设计实践能力,国防科学技术大学开设了《VLSI设计综合实践》课程。介绍了该课程的教学内容、教学方法、教学团队的情况。该课程参考借鉴了国内外同类课程的先进理念,在教学内容和方法上进行了创新性的探索与尝试,取得了良好的教学效果。

ISW培训及VLSI设计与验证教学实践体会

介绍ISW的概念,以讲授研究生课程VLSI设计与验证为背景,介绍参加ISW培训班的体会和收获,阐述ISW在课堂内容传授方法等方面的改进和启发,给出相关的数据统计,指出按照ISW培训的方式改进授课方法,任课教员能够在短时期内提高自己的授课水平。

基于Booth编码模乘模块RSA的VLSI设计

在Montgomery模乘算法基础上 ,采用大数乘法器常用的Booth编码技术缩减Montgomery模乘法的中间运算过程 ,将算法迭代次数减为原来的一半 .同时采用省进位加法器作为大数加法的核心 ,使模乘算法中一次迭代的延迟为两个一位全加器的延迟 ,提高了处理器的时钟频率 .在 0 2 5 μm工艺下 ,对于10 2 4位操作数 ,可在 2 0 0MHz时钟频率下工作 ,其加密速率约为 178kbit/s .

千兆以太网CRC的算法与VLSI设计与实现

介绍了CRC的数学原理及具体在以太网中的算法与VLSI实现方式。以CRC-8为例,介绍了串行结构实现及并行输入的推导,并给出了Verilog HDL编程及相关技术。串行移位结构的数据吞吐量无法满足千兆以太网1Gbps的要求,设计了一种8bits的并行VLSI结构,用0.25μm CMOS单元库综合后得出数据吞吐量达到2Gbps,完全满足要求。

H.264中插补算法的VLSI设计与实现

提出了H.264标准中插补运算的硬件设计方法。对亮度1/2像素插补,采用易于硬件实现的4抽头滤波器取代6抽头滤波器;对色度1/8像素的插补,利用移位器和加法器实现了乘法运算。提出一种可重用的基于4×4块的插补流水线结构。

VLSI设计中的线延迟问题

本文介绍了等比例缩小对电阻、电容的影响，以及产生对VLSI设计过程中线延迟的影响，建立线延迟模型，推导出线延迟的简略方程。

基于TTA的异步微处理器设计及其VLSI实现

本文针对传输触发体系结构设计了一款异步微处理器.由于异步TTA采用分布式的控制方式,数据相关会导致程序执行错误,因此提出了一种数据源选择技术来保证程序执行的正确性,并给出了异步TTA的微体系结构与电路实现.最后,在0.18μm工艺下采用基于宏单元的异步集成电路设计方法实现了该异步微处理器.实验结果表明提出的数据源选择技术能够有效保证异步TTA微处理器正确执行,同时异步TTA计算内核功耗仅为相应同步计算内核功耗的40%左右.

神经网络计算部件的数字VLSI优化设计

在神经网络的数字VLSI实现中,激活函数及乘累加等计算部件是设计中的难点。区别于使用乘法器及加法器的传统方法,该文提出的LMN方法基于查找表(即函数真值表),使用逻辑最小项化简提炼出函数最简逻辑表达式后,可直接生成结构规整的门级电路,除线延时外,电路只有数个门级延时。以非线性函数为例对该方法进行了介绍,结果表明当定点数位数较少时,算法在速度及误差方面具有更好的性能。

基于VLIW处理器的高性能数据通道设计及其VLSI实现

本文提出一种新的基于VLIW处理器的层次化数据通道的VLSI结构 ,通过独特的微码结构 ,十分方便地得到了具有可配置特征的高速数据通道的控制模型 ,模型能有效地改善系统扩展所需要的灵活性 ,适合构建高性能的媒体处理器阵列 .运用VHDL语言实现的硬件设计通过了系统仿真 .10 0MHz时钟频率下的最大数据吞吐率可达1 2 8Gbit/s .

一种提升小波变换的VLSI结构设计

离散小波变换（DWT）计算量大,为了开发实时的JPEG2000图像/视频处理系统就需要设计针对DWT的专门芯片或自定制VLSI芯片。一维小波变换单元设计是整个DWT单元的关键部分。采用CSD（Canonic Signed-Digit）编码优化算法把乘法转换为移位加法,精简9/7小波变换和5/3小波变换通路,在传统长流线结构的基础上提出一种运算速度快、硬件面积使用较少的一维正向小波变换结构方案。实验结果表明,该方案达到预期目的,方案可行。

VLSI设计中的高级模型阶简化技术

由于高级超大规模集成电路（VLSI）技术互连占优势的现象，互连模型简化在过去10年内已经成为电路分析的重要步骤，互连对系统性能起着显著的作用，因此我们不得不考虑在子线路模块之间的耦合效应。耦合的提取呈现许多寄生现象的小碎片。尽管寄生现象的数值是小的，但因碎片的数量是巨大的，这就使得其累积效应不可忽略，如果不加以处理，寄生现象的数量能够吞食内存容量、消耗众多的CPU时间。

JPEG2000小波变换器的VLSI结构设计

新一代静止图像压缩标准JPEG2 0 0 0将离散小波变换 (DWT)作为其核心变换技术 ,并推荐采用推举体制 (lifting)快速算法来实现 .空间组合推举体制算法 (SCLA)大大降低了lifting的运算量 .当选用 9/ 7小波滤波器时 ,SCLA的乘法运算量只有lifting的 7/ 12 .本文提出了一种实现SCLA算法的VLSI结构 ,降低了基于lifting实现的运算量 ,加快了变换的速度 ,减小了电路的规模 .本文的二维正反小波变换器已经作为单独的IP核应用于我们目前正在开发的JPEG2 0 0