期刊导航
期刊开放获取
河南省图书馆
退出
期刊文献
+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
检索
高级检索
期刊导航
共找到
5
篇文章
<
1
>
每页显示
20
50
100
已选择
0
条
导出题录
引用分析
参考文献
引证文献
统计分析
检索结果
已选文献
显示方式:
文摘
详细
列表
相关度排序
被引量排序
时效性排序
Verilog HDL语言RTL级描述的可综合性
被引量:
1
1
作者
魏凤歧
须毓孝
《内蒙古大学学报(自然科学版)》
CAS
CSCD
2000年第5期536-540,共5页
所谓逻辑综合就是将较高抽象层次的描述自动转换到较低层次描述的一种方法 .由于Verilog HDL( Verilog Hardware Description L anguage)本身的特点 ,许多面向仿真的语句虽符合语法规则却是不能综合的 ,这在设计中必须加以避免 .同时讨...
所谓逻辑综合就是将较高抽象层次的描述自动转换到较低层次描述的一种方法 .由于Verilog HDL( Verilog Hardware Description L anguage)本身的特点 ,许多面向仿真的语句虽符合语法规则却是不能综合的 ,这在设计中必须加以避免 .同时讨论了如何写出 Verilog HDL可综合风格的 RTL( Register Transfer Level)
展开更多
关键词
verilog
hdl
语言
RTL级语言描述
可综合性
下载PDF
职称材料
Verilog HDL代码描述对状态机综合的研究
2
作者
李玲
王祖强
陈东海
《信息技术与信息化》
2007年第1期72-74,共3页
Verilog HDL语言在芯片设计中应用广泛,而有限状态机的设计是数字系统设计的关键部分。本文介绍了有限状态机的设计,探讨了Verilog HDL代码描述会对状态机的综合结果产生的影响,最后通过一个序列检测器的设计进行实例说明。
关键词
verilog
hdl
有限状态机
代码描述
综合
下载PDF
职称材料
基于Verilog HDL的有限状态机设计
被引量:
2
3
作者
方洪浩
雷蕾
常何民
《科学技术与工程》
2007年第20期5278-5281,共4页
介绍Verilog硬件描述语言(HDL)历史及其特点,有限状态机(FSM)广泛适用于设计数字系统的控制模块,包括组合逻辑和寄存器逻辑,设计的可综合状态机有多种编码风格,语言描述较为抽象,通过研究总结一般编写状态机的方法、步骤和设计要点来设...
介绍Verilog硬件描述语言(HDL)历史及其特点,有限状态机(FSM)广泛适用于设计数字系统的控制模块,包括组合逻辑和寄存器逻辑,设计的可综合状态机有多种编码风格,语言描述较为抽象,通过研究总结一般编写状态机的方法、步骤和设计要点来设计一个自动转换量程的频率计控制器并对之进行仿真。
展开更多
关键词
verilog
hdl
fsm
频率计控制器
同步时序方式
编码风格
下载PDF
职称材料
AVS及H.264双模可变长解码器设计
被引量:
1
4
作者
周小龙
王祖强
魏先政
《计算机工程》
CAS
CSCD
2012年第12期222-224,共3页
为使视频解码芯片能同时兼容AVS及H.264这2种视频编码标准,设计一种双模可变长解码器。该设计复用码流缓冲移位和指数哥伦布解码模块,采用组合逻辑电路查找码表,对AVS和H.264码表进行优化与重组。在ModelSim环境下完成仿真测试,并通过F...
为使视频解码芯片能同时兼容AVS及H.264这2种视频编码标准,设计一种双模可变长解码器。该设计复用码流缓冲移位和指数哥伦布解码模块,采用组合逻辑电路查找码表,对AVS和H.264码表进行优化与重组。在ModelSim环境下完成仿真测试,并通过FPGA芯片进行综合验证。结果表明,该设计能有效支持AVS和H.264 2种标准,减小电路资源消耗和面积,并提高查找表的查找效率。
展开更多
关键词
AVS标准
H.264标准
可变长解码
现场可编程门阵列芯片
指数哥伦布码
verilog
硬件描述语言
下载PDF
职称材料
设计可综合状态机几种状态编码方式的比较
被引量:
1
5
作者
潘存斌
詹宜巨
李赛斯
《广东自动化与信息工程》
2003年第4期13-15,共3页
本文介绍了采用verilog硬件描述语言设计有限状态机时几种常用的状态编码方式,并结合有限状态机的设计例子来比较各编码方式。
关键词
数字电路
时序电路
综合状态机
设计
状态编码
verilog
语言
硬件描述语言
有限状态机
下载PDF
职称材料
题名
Verilog HDL语言RTL级描述的可综合性
被引量:
1
1
作者
魏凤歧
须毓孝
机构
内蒙古大学计算机学院
出处
《内蒙古大学学报(自然科学版)》
CAS
CSCD
2000年第5期536-540,共5页
文摘
所谓逻辑综合就是将较高抽象层次的描述自动转换到较低层次描述的一种方法 .由于Verilog HDL( Verilog Hardware Description L anguage)本身的特点 ,许多面向仿真的语句虽符合语法规则却是不能综合的 ,这在设计中必须加以避免 .同时讨论了如何写出 Verilog HDL可综合风格的 RTL( Register Transfer Level)
关键词
verilog
hdl
语言
RTL级语言描述
可综合性
Keywords
verilog
hdl
description
at RTL level
synthesis
分类号
TP312 [自动化与计算机技术—计算机软件与理论]
下载PDF
职称材料
题名
Verilog HDL代码描述对状态机综合的研究
2
作者
李玲
王祖强
陈东海
机构
山东大学信息科学与工程学院
出处
《信息技术与信息化》
2007年第1期72-74,共3页
文摘
Verilog HDL语言在芯片设计中应用广泛,而有限状态机的设计是数字系统设计的关键部分。本文介绍了有限状态机的设计,探讨了Verilog HDL代码描述会对状态机的综合结果产生的影响,最后通过一个序列检测器的设计进行实例说明。
关键词
verilog
hdl
有限状态机
代码描述
综合
Keywords
verilog hdl fsm coding description synthesis
分类号
TN402 [电子电信—微电子学与固体电子学]
下载PDF
职称材料
题名
基于Verilog HDL的有限状态机设计
被引量:
2
3
作者
方洪浩
雷蕾
常何民
机构
中国科学院西安光学精密机械研究所
出处
《科学技术与工程》
2007年第20期5278-5281,共4页
文摘
介绍Verilog硬件描述语言(HDL)历史及其特点,有限状态机(FSM)广泛适用于设计数字系统的控制模块,包括组合逻辑和寄存器逻辑,设计的可综合状态机有多种编码风格,语言描述较为抽象,通过研究总结一般编写状态机的方法、步骤和设计要点来设计一个自动转换量程的频率计控制器并对之进行仿真。
关键词
verilog
hdl
fsm
频率计控制器
同步时序方式
编码风格
Keywords
verilog
hdl
fsm
the cymometer controller synchronous timing mode
coding
style
分类号
TP332.11 [自动化与计算机技术—计算机系统结构]
下载PDF
职称材料
题名
AVS及H.264双模可变长解码器设计
被引量:
1
4
作者
周小龙
王祖强
魏先政
机构
山东大学信息科学与工程学院
出处
《计算机工程》
CAS
CSCD
2012年第12期222-224,共3页
文摘
为使视频解码芯片能同时兼容AVS及H.264这2种视频编码标准,设计一种双模可变长解码器。该设计复用码流缓冲移位和指数哥伦布解码模块,采用组合逻辑电路查找码表,对AVS和H.264码表进行优化与重组。在ModelSim环境下完成仿真测试,并通过FPGA芯片进行综合验证。结果表明,该设计能有效支持AVS和H.264 2种标准,减小电路资源消耗和面积,并提高查找表的查找效率。
关键词
AVS标准
H.264标准
可变长解码
现场可编程门阵列芯片
指数哥伦布码
verilog
硬件描述语言
Keywords
AVS standard
H.264 standard
variable length de
coding
Field Programmable Gate Array(FPGA) chip
Exp-colomb code
verilog
Hardware
description
Language(
hdl
)
分类号
TN919 [电子电信—通信与信息系统]
下载PDF
职称材料
题名
设计可综合状态机几种状态编码方式的比较
被引量:
1
5
作者
潘存斌
詹宜巨
李赛斯
机构
华南理工大学自动化学院
广东省科学院自动化工程研制中心
湘潭大学信息工程学院
出处
《广东自动化与信息工程》
2003年第4期13-15,共3页
文摘
本文介绍了采用verilog硬件描述语言设计有限状态机时几种常用的状态编码方式,并结合有限状态机的设计例子来比较各编码方式。
关键词
数字电路
时序电路
综合状态机
设计
状态编码
verilog
语言
硬件描述语言
有限状态机
Keywords
Finite State Machine
verilog
Hardware
description
Language
State En
coding
Style
fsm
coding
Style
分类号
TN702 [电子电信—电路与系统]
下载PDF
职称材料
题名
作者
出处
发文年
被引量
操作
1
Verilog HDL语言RTL级描述的可综合性
魏凤歧
须毓孝
《内蒙古大学学报(自然科学版)》
CAS
CSCD
2000
1
下载PDF
职称材料
2
Verilog HDL代码描述对状态机综合的研究
李玲
王祖强
陈东海
《信息技术与信息化》
2007
0
下载PDF
职称材料
3
基于Verilog HDL的有限状态机设计
方洪浩
雷蕾
常何民
《科学技术与工程》
2007
2
下载PDF
职称材料
4
AVS及H.264双模可变长解码器设计
周小龙
王祖强
魏先政
《计算机工程》
CAS
CSCD
2012
1
下载PDF
职称材料
5
设计可综合状态机几种状态编码方式的比较
潘存斌
詹宜巨
李赛斯
《广东自动化与信息工程》
2003
1
下载PDF
职称材料
已选择
0
条
导出题录
引用分析
参考文献
引证文献
统计分析
检索结果
已选文献
上一页
1
下一页
到第
页
确定
用户登录
登录
IP登录
使用帮助
返回顶部