硬件描述语言VHDL到Verilog的翻译

分析了两种常用硬件描述语言 Verilog和 VHDL的语言特征 ,找出它们之间内在的对应关系 ,并阐述了由 VHDL向 Verilog语言翻译的实现方法。

芯片设计方法学的基础——硬件描述语言Verilog——国家标准GB/T18349-2001《集成电路/计算机硬件描述语言Verilog》介绍

全面且系统地介绍硬件描述语言 Verilog标准的基本内容、组成及其修订要点 ;同时介绍了《硬件描述语言Verilog(第 4版 )》.

EDA技术中的硬件描述语言——Verilog HDL

电子设计自动化 (EDA)的关键技术之一是要求采用形式化方法来描述数字系统的硬件电路 ,VerilogHDL是目前功能最强大的EDA硬件描述语言之一 ,本文在介绍VerilogHDL语法结构的基础上 ,结合电路实例进一步阐述VerilogHDL易学、简洁、灵活。

在数字电路教学中引入硬件描述语言HDL

论述了在“数字电路”教学和实验中引入HDL语言的必然性和必要性,并初步探讨了VeriloHDL硬件描述语言的授课和实验方法.

集成电路/计算机硬件描述语言标准Verilog的标准化工作

1前言Ｖｅｒｉｌｏｇ是一种硬件描述语言,从诞生起就与生产实际紧密结合在一起,具有结构清晰、文法简明、功能强大、高速模拟和多库支持等优点,并获得许多工具的支持,深受用户的喜爱。Ｖｅｒｉｌｏｇ实际上是ＩＣ行业标准,特别是在1995年12月被ＩＥＥＥ接纳为正式标准后,...

硬件描述语言Verilog的建模技术

通过对Verilog语言的层次化建模、门级建模、数据流级建模、行为建模、开关级建模等各个抽象层次的研究 ,全面阐述了Verilog的建模方法。对于理解、使用和制订我国的Verilog语言标准会有所帮助。

用Verilog硬件描述语言实现Viterbi译码

介绍了Viterbi译码的原理,并用Verilog硬件描述语言设计实现了Viterbi译码.实验表明,用这种硬件实现的Viterbi译码器译码速率高达40M,远比用软件实现Viterbi译码快.

用Verilog硬件描述语言设计数字计时器

介绍了一种利用Verilog硬件描述语言设计数字计时器的方案 ,具有成本低、设计简单、容易扩展的特点 .

HDL硬件描述语言教学实践

随着EDA技术的发展,使用硬件描述语言HDL(Hardware Description Language)设计PLD/FPGA成为一种趋势。本文介绍了最为常用的硬件描述语言VHDL和Verilog HDL以及它们的区别,简述了使用硬件描述语言进行数字电路设计的开发流程和在学习时应该注意的问题。

硬件描述语言HDL的现状与发展

从数字系统设计的性质出发,结合目前迅速发展的芯片系统,比较、研究各种硬件描述语摘 要 言;详细阐述各种语言的发展历史、体系结构和设计方法;探讨未来硬件描述语言的发展, 趋势,同时针对国内EDA基础薄弱的现状,在硬件描述语言方面作了一些有益的思考。

基于硬件描述语言ABEL-HDL实现组合逻辑电路的探讨

随着科学技术的发展,硬件描述语言HDL已经成为现代EDA技术的重要组成部分。硬件工程师们也常利用计算机这个工具在EDA软件平台上用硬件描述语言完成数字系统的设计。这种“自顶向下由概念驱动工程”的新型设计理念极大地提高了硬件工程师们的设计效率、缩短了产品的研发周期。本文将探讨硬件描述语言ABEL-HDL的知识要点和学习难点,并通过应用实例讨论使用ABEL-HDL语言对几种典型的组合逻辑电路的设计方法。

更简单有效的硬件描述语言——Verilog

最初,Verilog仅是实现数字硬件仿真的一种语言,但在实践中,它成为整个设计阶段从方案分析到具体的物理器件实现的关键。本文详细分析了Verilog语言本身的思想、优势及综合工具利用的问题。

硬件描述语言(HDL)与逻辑系统设计

本文介绍了当前流行的两种硬件描述语言———ＶＨＤＬ和ＶｅｒｉｌｏｇＨＤＬ。给出了利用硬件描述语言进行逻辑系统设计的流程和方法，与传统设计方法进行了比较。

硬件描述语言(HDL)的基础知识及其应用

随着电子系统设计自动化(EDA)和超大规模可编程逻辑器件的快速发展,一类新型电子系统开发工具正在迅速普及,其中就有很重要的一类开发软件工具,即硬件描述语言(HDL)。目前HDL已经成为从事EDA的电子工程师必须掌握的工具。

硬件描述语言与数字集成电路课程教学

以交通灯控制器的设计为例 ,介绍了Verilog硬件描述语言在数字集成电路课程教学中的应用 。

硬件描述语言设计的交通灯控制系统

Verilog HDL作为一种规范的硬件描述语言,被普遍应用于电路的设计中。本文以Verilog HDL语言为手段,设计了交通灯控制系统;其代码具有良好的可读性和易理解性等优点,源程序并经Xilinx公司的Xilinx ISE8.2i和ModelSim6.1f软件完成综合、仿真。

硬件描述语言及其开发流程

主要介绍VHDL和Verilog HDL两种硬件描述语言发展、特点及其这两种语言的异同,并就用VHDL/VerilogHDL语言开发PLD/FPGA的各个流程进行了阐述。

基于Verilog HDL语言的硬件乘法器设计

探讨主要的硬件数字乘法器设计算法。使用Verilog HDL硬件语言设计出一种高效实用的硬件乘法器。

基于Verilog HDL的有限状态机设计与描述

有限状态机(FSM)是逻辑设计的重要内容,稍大一点的逻辑设计都存在FSM。介绍了采用Verilog HDL实现有限状态机的几种不同编码方式和描述风格,并从稳定性、可读性、速度和面积等方面比较了不同实现方式的利弊。最后,以简单序列检测器为例实现了可综合的FSM描述,并分析了其采用不同描述风格所得的综合结果。

从Verilog到VHDL的翻译器VtoV的设计与实现

研究硬件描述语言 Verilog和 VHDL共有的语言特性 ,研制 SUN SPARC2工作站环境下的翻译系统 .在 SUN SPARC2工作站平台上使用 C++提取出了一组通用的硬件数据结构 ,可以进行代码重用 .在 SUN SPARC2工作站上设计和实现了一个从硬件描述语言 Verilog到 VHDL的翻译器 Vto V.该翻译器能够实现从 Verilog的行为子集到VHDL的转换 .