基于符号模拟和约束逻辑编程的RTL级Verilog谓词抽象方法

利用人工智能最新研究成果——约束逻辑编程对Verilog描述进行谓词抽象,并与目前基于SAT的方法进行了比较．首先通过符号模拟建立Verilog的形式化模型,然后结合要抽象的谓词,将谓词抽象问题转化为约束逻辑编程问题并进行求解．该方法的优点是在计算抽象系统时,不需要像基于SAT的方法那样将字级约束打散成位级约束,求解效率显著提高;提供了一个统一的框架用于描述各种约束．实验结果表明,与基于SAT的抽象技术相比,基于约束逻辑编程的抽象方法的求解速度有显著提高．

一种支持源代码级调试的全芯片仿真技术

源代码级调试对于嵌入式软件开发效率来说至关重要。传统的IC数字前端仿真平台在运行目标代码时,由于目标机是用硬件描述语言Verilog HDL描述的,因此无法进行源代码级调试,只能通过指令级调试或者查看输出波形来分析问题,然后再反向追溯源代码,开发效率低下。提出一种基于VPI技术的全芯片混合仿真方法,利用该方法可以实现目标机软件内核模型与片上复杂硬件外设模型相结合的混合仿真。由于使用了大量的硬件模型,因此该平台是功能完备的,又由于目标机是由软件实现的,因此该混合仿真平台可支持目标软件的源代码级调试。最后在一款工业级DSP的实际设计流程中的成功应用证明了提出方法的有效性。

同步动态随机存储器的控制器设计与实现

为了满足不同平台的需求,简化同步动态随机存储器(SDRAM)的控制器,采用现场可编程门阵列(FPGA)方法,给出一种SDRAM控制器设计方案。引入的仲裁机制可以用Verilog硬件描述语言编写,灵活性强,只需加以简单修改即可满足不同需求。仿真结果表明,采用基于FPGA设计的SDRAM控制器能很好完成规定读写操作。

基于SERDES的同步光纤环网设计与实现

本文介绍了一种基于SERDES的同步光纤环网的设计以及实现方法,其实现方法简单,同步效果好。通过采用FPGA中的SERDES收发器可使得信息传输速度达到1.25 Gbps,并通过链路协议有效的控制了信息在每个节点的传输延时,使得网络传输周期大大的减小,从而实现对高频率控制的支持。本文的通信协议还实现了信号采集的同步,从而提高控制精度。最终通过在硬件系统上的实验,验证了设计的正确性和可靠性。

基于LMS算法的自适应噪声抵消器的设计与实现

自适应噪声抵消(Adaptive Noise Canceller,ANC)技术是一种有效的降噪技术,阐述了基于自适应滤波器的噪声抵消的基本原理和设计方案以及在QuatusII软件上调用Modelsim对自适应噪声抵消器进行了仿真,对其相关性能指标进行测试,验证了该自适应滤波器的可实现性,并进行了相关的优化,提高了算法性能和效率。