期刊文献+
共找到11篇文章
< 1 >
每页显示 20 50 100
两步增量ADC的VerilogA行为级建模与仿真分析
1
作者 魏巍 辛晓宁 栾鑫 《电子设计工程》 2020年第10期180-183,共4页
为了更好的设计实现一种通过对同一硬件多次使用实现高分辨率数据转换的二阶两步增量式ADC电路的晶体管级电路,借助ADMS仿真工具,对一种基于电路复用的双采样、一位量化两步IADC(IADC2+IAD1)的各个模块和整体进行了VerilogA行为级建模,... 为了更好的设计实现一种通过对同一硬件多次使用实现高分辨率数据转换的二阶两步增量式ADC电路的晶体管级电路,借助ADMS仿真工具,对一种基于电路复用的双采样、一位量化两步IADC(IADC2+IAD1)的各个模块和整体进行了VerilogA行为级建模,并给出了输入输出特性曲线,微分非线性等仿真结果。不考虑非理性因素,各模块模型均为理想情况下,微分非线性最大值5 LSB,积分非线性为1 LSB,有效位数为14 bit。为电路复用的两步二阶增量ADC的晶体管级设计与实现提供了参考依据。 展开更多
关键词 两步ADC 增量式ΣΔ 电路复用 veriloga 行为级模型 高分辨率 低功耗
下载PDF
基于VerilogA模型的PLL环路带宽设计方法
2
作者 吴浩 季渊 +2 位作者 郑志杰 张引 穆廷洲 《工业控制计算机》 2021年第8期143-145,164,共4页
先根据系统要求,结合Matlab计算出LPF的RC参数。采用verilogA建模,对锁相环模型输出端波形做功率谱密度分析并计算相位噪声。用噪声和抖动语句为VerilogA模型各模块添加与实际电路一致的相位噪声,用模型代替实际锁相环电路,通过调节预... 先根据系统要求,结合Matlab计算出LPF的RC参数。采用verilogA建模,对锁相环模型输出端波形做功率谱密度分析并计算相位噪声。用噪声和抖动语句为VerilogA模型各模块添加与实际电路一致的相位噪声,用模型代替实际锁相环电路,通过调节预设环路带宽,得到最小的VCO输出端相位噪声并得到最佳的环路带宽。使用的实际电路采用SMIC11MMRF_1233工艺,电路级锁相环已成功流片,实验结果表明VerilogA模型相比于电路级锁相环极大的缩短了仿真时间。 展开更多
关键词 veriloga 锁相环 环路带宽 相位噪声
下载PDF
一种高精度流水线ADC系统设计与建模方法
3
作者 张华盛 宋树祥 蔡超波 《国外电子测量技术》 2024年第3期98-105,共8页
针对传统模数转换器(analog to digital convertor,ADC)设计复杂度高、仿真迭代时间长的问题,提出了一种高精度ADC系统设计与建模方法。该方法以10 bit 50 MHz流水线ADC为例,首先选取分离采样架构,进行电路的s域变换理论分析;其次对电... 针对传统模数转换器(analog to digital convertor,ADC)设计复杂度高、仿真迭代时间长的问题,提出了一种高精度ADC系统设计与建模方法。该方法以10 bit 50 MHz流水线ADC为例,首先选取分离采样架构,进行电路的s域变换理论分析;其次对电路中各种非理想噪声的表达式进行精确推导,根据系统中的运放功耗指标进行参数优化;最后分别在MATLAB和Cadence软件中建立模型,进行100点蒙特卡洛仿真。仿真结果表明,在TSMC 180 nm工艺失配下,该流水线ADC有效位数达到9.70 bit,无杂散动态范围维持在76 dB附近,微分非线性在0.3 LSB以内,积分非线性在0.5 LSB以内,核心功耗在8 mW,该分析方法在保证流水线ADC优异性能的同时,大幅提高了设计效率。 展开更多
关键词 流水线ADC 电路s域分析 功耗优化 MATLAB建模 veriloga建模
下载PDF
基于VerilogA的USB2.0物理层模型的研究与设计 被引量:3
4
作者 罗志聪 方金花 《四川大学学报(自然科学版)》 CAS CSCD 北大核心 2014年第2期299-305,共7页
基于VerilogA语言完成了一个USB2.0IP核的物理层模拟电路的模型建立.与大多数人采用无源器件构造电缆线模型不同,文章首次采用函数拟合的方法得到usb2.0电缆线的衰减函数,建立了电缆线的模型,具有仿真速度快、与协议要求误差小的优点.... 基于VerilogA语言完成了一个USB2.0IP核的物理层模拟电路的模型建立.与大多数人采用无源器件构造电缆线模型不同,文章首次采用函数拟合的方法得到usb2.0电缆线的衰减函数,建立了电缆线的模型,具有仿真速度快、与协议要求误差小的优点.同时简要分析了Burst-mode类型数据恢复的原理,首次构造出门控型VCO的模型和数据恢复模块的模型.混合仿真结果表明,能有效的完成usb2.0通信中的设备插入检测、握手、高速数据通信、挂起、复位、重新使用等过程的仿真,仿真时间大大降低. 展开更多
关键词 veriloga模型 USB2 0物理层 电缆线 Gate-VCO 混合仿真
原文传递
电容式电子烟控制电路设计
5
作者 郜嘉铭 张治东 刘兴辉 《电子设计工程》 2023年第1期11-15,共5页
针对电子烟专用主控芯片的高集成度的发展需求,设计了一款由调理放大模块、比较处理模块、温度电流控制模块、雾化丝驱动模块、LED驱动模块、过温过流保护模块和电源模块构成的电子烟专用控制系统。仿真时,用VerilogA搭建抽烟信号模型... 针对电子烟专用主控芯片的高集成度的发展需求,设计了一款由调理放大模块、比较处理模块、温度电流控制模块、雾化丝驱动模块、LED驱动模块、过温过流保护模块和电源模块构成的电子烟专用控制系统。仿真时,用VerilogA搭建抽烟信号模型。该电路采用0.18μm BCD工艺,通过Virtuoso Spectre仿真器仿真。仿真结果表明,在27℃、3.7 V电源电压下,该系统可正常处理的电容变化值最小为0.1 pF,可以精准控制雾化丝和LED灯。当系统温度超过150℃或者雾化丝的电流达到3.5 A时,过温过流保护模块开始工作,雾化丝和LED模块停止工作。该文对电子烟控制电路结构发展具有一定参考意义。 展开更多
关键词 电子烟读出电路 电子烟控制方式 veriloga 过流保护 过温保护
下载PDF
基于40nm CMOS工艺电路的NBTI退化表征方法 被引量:2
6
作者 卿健 王燕玲 +3 位作者 李小进 石艳玲 陈寿面 胡少坚 《半导体技术》 CAS 北大核心 2019年第4期302-306,共5页
负偏压温度不稳定性(NBTI)退化是制约纳米级集成电路性能及寿命的主导因素之一,基于40 nm CMOS工艺对NBTI模型、模型提参及可靠性仿真展开研究。首先对不同应力条件下PMOS晶体管NBTI退化特性进行测试、建模及模型参数提取,然后建立了基... 负偏压温度不稳定性(NBTI)退化是制约纳米级集成电路性能及寿命的主导因素之一,基于40 nm CMOS工艺对NBTI模型、模型提参及可靠性仿真展开研究。首先对不同应力条件下PMOS晶体管NBTI退化特性进行测试、建模及模型参数提取,然后建立了基于NBTI效应的VerilogA等效受控电压源,并嵌入Spectre^(TM)仿真库中,并将此受控电压源引入反相器及环形振荡器模块电路中进行可靠性仿真分析,可有效反映NBTI退化对电路性能的影响。提出了一套完整可行的电路NBTI可靠性预测方法,包括NBTI模型、模型参数提取、VerilogA可靠性模型描述以及电路级可靠性仿真分析,可为纳米级高性能、高可靠性集成电路设计提供有效参考。 展开更多
关键词 负偏压温度不稳定性(NBTI) 模型提参 可靠性仿真 veriloga 反应-扩散(RD)模型
下载PDF
压控振荡器相位噪声的一种建模研究方法 被引量:1
7
作者 胡晓莉 李章全 李萍 《信息技术》 2010年第7期36-40,共5页
电感电容压控振荡器(LC-VCO)是无线收发电路中的重要单元,它的频谱纯洁度将直接影响频率合成后的信号频谱,所以相位噪声是VCO的最重要的指标之一。提出了一种研究LC-VCO相位噪声的方法,使用VerilogA语言建立可控噪声和可控寄生电容的晶... 电感电容压控振荡器(LC-VCO)是无线收发电路中的重要单元,它的频谱纯洁度将直接影响频率合成后的信号频谱,所以相位噪声是VCO的最重要的指标之一。提出了一种研究LC-VCO相位噪声的方法,使用VerilogA语言建立可控噪声和可控寄生电容的晶体管模型,通过用所建立的模型代替原有的spice晶体管模型来构成LC-VCO电路并进行仿真,能够对噪声和寄生电容进行开关控制,从而观察不同的噪声源以及不同的寄生特性对电路相位噪声的影响。使用该晶体管模型,仿真验证了噪声滤波理论中差分对管结电容对最优电感值选取的影响以及滤波电感对白噪声和闪烁噪声不同的抑制作用。 展开更多
关键词 LC-VCO 相位噪声 寄生电容 噪声滤波理论 veriloga
下载PDF
基于闭环加速度检测系统的MEMS加速度传感器模型 被引量:1
8
作者 黄廷昭 童成盛 +1 位作者 万培元 林平分 《科技信息》 2014年第11期70-72,共3页
本文针对体硅梳齿结构的电容式加速度传感器进行建模,考虑到了极板间静电力影响,对闭环反馈式加速度检测系统的设计及调节提供了可能及便利;基于VerilogA对该模型进行描述,使其能够和主流的IC电路设计工具进行兼容,对于系统功能搭建及... 本文针对体硅梳齿结构的电容式加速度传感器进行建模,考虑到了极板间静电力影响,对闭环反馈式加速度检测系统的设计及调节提供了可能及便利;基于VerilogA对该模型进行描述,使其能够和主流的IC电路设计工具进行兼容,对于系统功能搭建及性能的调节具有直接性,便利性。根据仿真结果表明,该模型如实反映了MEMS电容式加速度计的工作状态,尤其对闭环加速度计检测系统的设计提供有效的帮助。 展开更多
关键词 MEMS加速度计 veriloga 静电力 闭环反馈
下载PDF
一种自时钟全数字LDO的设计
9
作者 栾鑫 辛晓宁 魏巍 《电子设计工程》 2020年第9期22-26,共5页
利用VerilogA建模的方式实现了一种具有双向移位功能的自时钟数字LDO。该电路采用了粗糙和精细双环控制模块,其中利用双向移位寄存器产生自时钟;该模块与导通管部分的PMOS管阵列相结合,可以有效的减小输出电压的下溢或过冲,减少瞬态响... 利用VerilogA建模的方式实现了一种具有双向移位功能的自时钟数字LDO。该电路采用了粗糙和精细双环控制模块,其中利用双向移位寄存器产生自时钟;该模块与导通管部分的PMOS管阵列相结合,可以有效的减小输出电压的下溢或过冲,减少瞬态响应的时间。为了尽量减小输出电压的尖峰,利用电压阈值比较器和电压范围检测器,来确保双环的精确转换。介绍的数字LDO可以工作在0.8 V的低电源电压下,适用的负载电流可以大于260 mA,并且能够消除输出电容补偿的必要性。最后利用ADMS混仿平台,对建立的模型进行仿真验证。 展开更多
关键词 数字LDO 自时钟 双向移位 veriloga建模
下载PDF
低过偏压下高增益单光子雪崩二极管的设计与验证
10
作者 易荣清 汪洋 +1 位作者 曹智祥 金湘亮 《光学学报》 EI CAS CSCD 北大核心 2023年第23期147-154,共8页
单光子雪崩二极管(SPAD)可以检测到异常微弱的光信号,可广泛应用于目标跟踪、自动驾驶、荧光检测等领域。本文基于180 nm标准双极-互补金属氧化物半导体-双扩散金属氧化物半导体(BCD)工艺,设计了一种低过偏压下具有高光子检测概率(PDP)... 单光子雪崩二极管(SPAD)可以检测到异常微弱的光信号,可广泛应用于目标跟踪、自动驾驶、荧光检测等领域。本文基于180 nm标准双极-互补金属氧化物半导体-双扩散金属氧化物半导体(BCD)工艺,设计了一种低过偏压下具有高光子检测概率(PDP)的SPAD器件。该器件在440~740 nm范围内具有良好的光谱响应。采用半径为10μm的N+/P阱形成PN结作为感光区域,由N阱形成一个能有效防止边缘击穿的保护环。应用计算机技术辅助设计(TCAD)软件对SPAD的基本工作原理进行了定性分析,并通过建立的测试平台获得了设备的实际电气参数。测试结果表明,在1 V的过量偏置电压下,在480~660 nm的波长范围内,该器件可达到30%以上的PDP。在560 nm时,PDP峰值为42.7%,暗计数率为11.5 Hz/μm^(2)。最后通过设计VerilogA混合模型验证了器件的模拟结果和实测结果之间具有良好一致性。 展开更多
关键词 单光子雪崩二极管 光子探测概率 暗计数率 光谱响应 veriloga模型
原文传递
Device and circuit analysis of a sub 20 nm double gate MOSFET with gate stack using a look-up-table-based approach
11
作者 S Chakraborty A Dasgupta +3 位作者 R Das M Kar A Kundu C K Sarkar 《Journal of Semiconductors》 EI CAS CSCD 2017年第12期37-41,共5页
In this paper, we explore the possibility of mapping devices designed in TCAD environment to its modeled version developed in cadence virtuoso environment using a look-up table (LUT) approach. Circuit simu- lation o... In this paper, we explore the possibility of mapping devices designed in TCAD environment to its modeled version developed in cadence virtuoso environment using a look-up table (LUT) approach. Circuit simu- lation of newly designed devices in TCAD environment is a very slow and tedious process involving complex scripting. Hence, the LUT based modeling approach has been proposed as a faster and easier alternative in ca- dence environment. The LUTs are prepared by extracting data from the device characteristics obtained from device simulation in TCAD. A comparative study is shown between the TCAD simulation and the LUT-based alternative to showcase the accuracy of modeled devices. Finally the look-up table approach is used to evaluate the perform- ance of circuits implemented using 14 nm nMOSFET. 展开更多
关键词 14 nm double gate MOSFET look-up table veriloga
原文传递
上一页 1 下一页 到第
使用帮助 返回顶部