基于FCM flow的小规模数字电路芯片测试

随着芯片工艺的不断演进,数字芯片的规模急剧增加,测试成本进一步增加。目前先进的DFT技术已应用于大规模SoC芯片的测试,包括扫描路径设计、JTAG、ATPG(自动测试向量生成)等。但对于一些小规模集成电路,插入扫描链等测试电路会增加芯片面积并增加额外的功耗。对于这种芯片,功能case生成的pattern可用于检测制造缺陷和故障。因此,需要一些方法来验证覆盖率是否达到了目标。Verisium manager工具依靠Xcelium的故障仿真引擎和Jasper功能安全验证应用程序(FSV)可以解决这个问题。它为ATE(自动测试设备)pattern的覆盖率分析提供了一个新的思路。