标准单元版图综合工具PLS

文章介绍了一种标准单元版图综合工具（ｃｅｌｌ ｌａｙｏｕｔ ｓｙｎｔｈｅｓｉｓ ｓｙｓｔｅｍ），这是一种完全自动化的ＥＤＡ工具，它能根据输入的单元电路网表和设计规则及单元库高度等参数自动生成符合设计要求且满足设计规则的单元版图。系统采用了改进的布图模式，得出了面积和电性能更加优化的单元版图。文中介绍了系统的设计流程，分析了系统采用的核心布局布线算法，以及在算法实现过程中为适应单元版图的特点和提高效率而作的改进。

面对IP版图移植的Virtuoso Layout Migrate及其应用

本文从版图移植解决方案的需要出发,对于VirtuosoLayoutMigrate如何实现版图移植做了一个简要而又全面的介绍,并在归纳特点之后给出了一个应用实例的流程实现。

Polar SLE——大规模版图编辑工具

随着电路规模和复杂程度的日益提高,设计者们迫切需要与大规模版图数据相应的版图编辑工具。

PolarVeri——甚大规模集成电路版图验证工具包

一.引言 在亚微米、深亚微米工艺下,芯片集成度越来越高。目前单片集成几百万、上千万晶体管已不罕见。集成电路发展到甚大规模,对版图验证工具提出了新的要求。原有的版图验证工具在验证速度、精度等方面已显得力不从心,而且对于存储资源的要求也远远超出了实际可能。

浅谈集成电路版图验证工具Dracula中的几何设计规则检查(DRC)

介绍了集成电路版图验证工具Dracula中DRC的基本流程、基本内容、基本命令和DRC文件的编写及注意事项,并给出了检查宽铝规则的实例和运行DRC酊详细操作步骤。

Cadence采用全新可支持电学感知设计的Virtuoso版图套件实现大幅加快芯片设计

Cadence设计系统公司宣布推出用于实现电学感知设计的Virtuoso版图套件，它是一种开创性的定制设计方法，能提高设计团队的设计生产力和定制IC的电路性能。这是一种独特的在设计中实现电学验证功能．让设计团队在创建版图时即可监控电学问题，而不用等到版图完成才能验证其是否满足最初设计意图。Viauoso版图套件EAD功能在为工程师们缩短多达30％的电路设计周期的同时。还可优化芯片尺寸和性能。

Cadence采用全新可支持电学感知设计的Virtuoso版图套件

Cadence设计系统公司推出用于实现电学感知设计的Virtuoso版图套件，它是一种开创性的定制设计方法，能提高设计团队的设计生产力和定制IC的电路性能。其独特之处在于在设计中实现电学验证功能，让设计团队在创建版图时即可监控电学问题，而不用等到版图完成才能验证其是否满足最初设计意图。Virtuoso版图套件EAD功能在为工程师们缩短多达30％的电路设计周期的同时，还可优化芯片尺寸和性能。

定制化版图设计师需要满足市场需求的新工具和功能

引言长时间以来,台式计算机的数字设计推动着晶圆代工厂的绝大部分增长,当然也推动了技术路线的目标完成.接着是各种设备,如移动电话、平板电脑和GPS系统;随后,功耗、电池寿命以及音频和视频质量等因素也突然变得对消费者很重要.而小巧快速仍然是最新技术的主要驱动因素,新设备越来越受到功耗的限制,因此更加高效的功耗（有源和无源）正在成为新的差异因素之一.并且,一旦芯片设计师为移动平台开发出足够可靠的计算电源,他们也想让这些平台变得“智能”,比如平台知道其位置、环境等.

基于Skill语言的版图数据处理程序开发

G3600图形发生器采用光栅曝光,只能识别矩形或旋转的矩形。然而,Cadence软件中的Virtuoso版图工具未提供将不规则图形转换为矩形的功能,需要借助Skill语言在Cadence的Virtuoso版图工具上对版图数据进行二次开发。文章以圆为例,列举了Skill版图处理程序的思路和构成。

一种可支持任意流程的MEMS设计工具

当前MEMSCAD软件中可以支持的设计流程比较固定和单一,已不能完全满足由MEMS器件种类日益增多所带来的设计新需求.论文提出了一种可支持任意流程的MEMS设计方法,并基于此建立了设计工具原型系统.该方法采用通用的系统级、器件级和工艺级的三级架构,但以网表、标准格式的实体模型和版图文件分别作为这三个级别设计数据的出入口.设计了相应的信息提取算法及程序,实现了任意两个级别之间的数据自动传递,从而可以支持在该架构下的全部六种设计流程.尤其是由系统级到器件三维实体再到工艺版图的设计流程为国际上率先实现,其从功能逐步综合到器件结构,可有效减少设计的迭代次数.设计实例表明,基于该工具可以针对不同的MEMS器件选择最优的设计路线,显著提高了MEMS的设计效率.

开启国家版图意识教育的全民时代

地图作为地理信息最重要、最普遍的呈现方式，是人类生存与发展不可或缺的信息工具，与大众生活密切相关，更事关国家的主权、安全与利益。《地图管理条例》2016年1月1日施行，该条例是在原1995版《中华人民共和国地图编制出版管理条例〉基础上全面调整、新增完善制定出台。

基于Java语言的IC版图数据自动测评系统的实现

文章阐述了集成电路版图培训系统的一种构成方法,并逐一对drcpr.sum和lvspr.lvs两个数据文件进行分析,找到适合版图数据自动化测评的方法;整个过程通过JAVA语言来实现。该系统可以用于集成电路版图培训。

一种新颖的集成电路版图验证方法

版图验证是集成电路设计的瓶颈之一。文章全面系统地阐述了超大规模集成电路LVS版图验证的原理、方法和基本的流程,着重介绍了基于Dracula开发的CMOS、Bipolar和ABCD(AdvancedBipolarCMOSDMOS)工艺的LVS命令文件,在解决以上工艺的电路LVS的过程中,取得了令人满意的效果。

集成电路的版图比对电路LVS系统化自动验证方法研究

分析集成电路的版图比对电路LVS验证的必要性和难点。提出了LVS自动化验证系统架构。通过Skill汇编语言建立系统化LVS自动化验证桌面工具。这是一套适用于不同工艺的,嵌套在Cadencevirtuoso平台下的LVS自动化验证方法,可以大大提高LVS验证的质量和效率。

新一代Virtuoso带来全新电路设计体验

在Cadence公司庆祝Virtuoso发布25周年之际,推出了新一代的IC617,新版本带来了更新,更强大的支持功能,采用领先的模拟验证技术,全平台性能提升10倍以上。在Virtuoso ADE设计环境,仿真器MMSIM,和版图设计都做了很多重要的升级。笔者作为一名模拟电路设计工程师,有幸体验了这个全新的版本,借此平台,向广大同仁介绍使用心得一二。

EDA工具使用实例

着重介绍了使用ＥＤＡ工具对具体电路进行仿真和验证的实例。

是德科技为PathWave ADS增添新分析工具

2019年3月25日,中国北京——是德科技公司(NYSE:KEYS)宣布推出电力电子专业(PEPro)软件。该软件是PathWave ADS(先进设计系统)的一个新增附件,它使设计人员能够直接查看开关模式电源(SMPS)设计的效果,而无需耗费时间提前制造和测试设计原型。

EDA工具和IP核推动芯片业发展

EDA工具和IP内核是IC产业的基础，只有借助EDA工具和IP内核等资源，才能在高起点上开发出有市场竞争力的产品。 目前主要的EDA厂商有Cadence、Synopsys、Mentor Graphics、Magma、Synplicity等公司，其中最大的EDA公司Gadence的产品线也最为丰富，提供了提供了包括定制Ic设计平台Virtuoso、数字IC设计平台Encounter、验证平台Incisive、系统互联设计平台Allegro在内的4个平台，并有针对性地推出4个锦囊，用于解决特定的应用设计问题。

Cadence联合台积电推出90nmRF工艺设计工具

Cadence与台积电12日联合宣布，用于新的Cadence Virtuoso客户设计平台的台积电90nm射频工艺设计套件（PDK）已经面世。这一90nmRF工艺设计套件是台积电一系列工艺设计套件之一，支持Cadence最新的用于模拟、混合信号和RF器件设计的Virtuoso平台。