期刊导航
期刊开放获取
河南省图书馆
退出
期刊文献
+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
检索
高级检索
期刊导航
共找到
1
篇文章
<
1
>
每页显示
20
50
100
已选择
0
条
导出题录
引用分析
参考文献
引证文献
统计分析
检索结果
已选文献
显示方式:
文摘
详细
列表
相关度排序
被引量排序
时效性排序
利用VoltageStorm和APSI工具进行chip-package静态电源分析
1
作者
于洪杰
李海军
王艳
《电子设计应用》
2008年第11期58-60,62,共4页
目前的片上系统(SoC)设计特点是持续增大的芯片尺寸,集成更多的IP模块,多种电源电压供电,以及封装对供电电压的影响,这加大了不可预测的电压降带来芯片失败的风险。为降低此风险,可使用Cadence公司的SoC电源完整性分析和验证工具Voltage...
目前的片上系统(SoC)设计特点是持续增大的芯片尺寸,集成更多的IP模块,多种电源电压供电,以及封装对供电电压的影响,这加大了不可预测的电压降带来芯片失败的风险。为降低此风险,可使用Cadence公司的SoC电源完整性分析和验证工具VoltageStorm,并结合APSI提取的封装模型,进行chip-package电源完整性分析。本文将结合实际设计项目,介绍利用Cadence公司VoltageStorm和APSI工具进行chip-package电源完整性分析的具体实现。
展开更多
关键词
IR—drop
EMI
voltagestorm
APSI
下载PDF
职称材料
题名
利用VoltageStorm和APSI工具进行chip-package静态电源分析
1
作者
于洪杰
李海军
王艳
机构
互芯集成电路(北京)有限公司
出处
《电子设计应用》
2008年第11期58-60,62,共4页
文摘
目前的片上系统(SoC)设计特点是持续增大的芯片尺寸,集成更多的IP模块,多种电源电压供电,以及封装对供电电压的影响,这加大了不可预测的电压降带来芯片失败的风险。为降低此风险,可使用Cadence公司的SoC电源完整性分析和验证工具VoltageStorm,并结合APSI提取的封装模型,进行chip-package电源完整性分析。本文将结合实际设计项目,介绍利用Cadence公司VoltageStorm和APSI工具进行chip-package电源完整性分析的具体实现。
关键词
IR—drop
EMI
voltagestorm
APSI
分类号
TN949.12 [电子电信—信号与信息处理]
TN914.3 [电子电信—通信与信息系统]
下载PDF
职称材料
题名
作者
出处
发文年
被引量
操作
1
利用VoltageStorm和APSI工具进行chip-package静态电源分析
于洪杰
李海军
王艳
《电子设计应用》
2008
0
下载PDF
职称材料
已选择
0
条
导出题录
引用分析
参考文献
引证文献
统计分析
检索结果
已选文献
上一页
1
下一页
到第
页
确定
用户登录
登录
IP登录
使用帮助
返回顶部