EMD 10G线路接口卡的硬件设计与实现

针对现有网络接入设备难以满足流媒体等新业务要求的问题，深入研究了EMD（扩展用分复用单元）10G线路接口卡的功能与结构，并针对上行数据流的合路问题提出了基于FPGA的WDRR（加权欠账轮询）算法，该算法在不过度改变计算复杂度的情况下，使得时延性能得到改善；针对超宽表项的1920位组播查表问题，提出了FPGA＋TCAM＋2＊SRAM的组播流水线查表，与传统的查表方案相比，其效率提高了67％。最后通过仿真，测试表明该硬件设计方案能够满足ACR路由器对EMD10G线路接口卡的要求。