一种新的WIMAX标准LDPC码的软判决译码算法

WIMAX标准下的LDPC码采用准循环编码方式,其译码多为和积(SP)译码算法。为了进一步降低译码复杂度,通过大量仿真分析获得最优乘性因子的值,并推导出近似线性公式,提出了一种改进型的归一化最小和(MNMS)算法。在此基础上,与校验节点匹配(CNM)算法相结合,进一步提高译码性能。仿真结果表明,这种新算法相比归一化最小和(NMS)算法、抵消最小和(OMS)算法、校验节点匹配(CNM)算法,其译码性能有明显改善,性能几乎接近和积(SP)译码算法。

基于WIMAX标准的LDPC译码器系统设计

本文在研究了LDPC码的基本译码算法的基础上,针对BP及其简化算法译码收敛慢的不足的缺点,提出了一种将TDMP算法和NMS算法相结合的TDMP-NMS算法作为WIMAX标准LDPC译码器的译码算法。该算法综合了TDMP算法译码收敛快和NMS算法在保证误码率性能的前提下校验节点处理简单的优点,最终实现了基于WIMAX标准的LDPC码译码器。

DVB-S2标准的LDPC码改进

现有DVB-S2标准中LDPC码的设计未考虑其长码编解码器的实现复杂性,也未给出其缩短码的设计。本文在现有DVB-S2标准中LDPC码的设计框架下,提出具有无短环和低码重码的缩短码的设计。本文推广DVB-S2的LDPC码,将其变换为缩短的LDPC码。码长大于4 000的小幅度缩短的LDPC码可无4环和低码重码,但码长小于4 000大幅度缩短的LDPC码存在4环和低码重码。本文对大幅度缩短的LDPC码进行两方面的修改:一是修改部分子矩阵的列重,以解决4环问题;二是采用802.16e中的准双对角线子矩阵替代DVB-S2标准中LDPC码使用的双对角线子矩阵。在AWGN信道下仿真结果表明,改进后的LDPC码性能比改进前的误码率性能有较大提高。

基于IEEE802.11a标准的LDPC编码的OFDM无线通信系统

基于IEEE802 11a无线局域网标准,深入研究了LDPC码编码的OFDM无线通信系统。针对此系统,提出了简化的LDPC码编码调制译码初始化算法。该算法不需信道噪声功率,根据星座图上符号间的距离计算接收符号的后验概率,然后得到译码所需要的初始对数似然比消息。仿真结果表明,在多信道下系统上有较好的性能,初始化算法是有效的。

WiMAX中多码率LDPC解码器的设计与实现

针对WiMAX中多码率LDPC码,提出一种多码率LDPC解码器结构,并且在FPGA上实现了该解码器。实验结果表明:该解码器完全可以满足IEEE802.16e标准中多码率的实现要求,而且具有高吞吐率、高性能的特点。

DTMB标准实时LDPC编码器设计

在中国数字电视广播地面传输标准(DTMB)中,使用了非规则准循环LDPC码(QC-LDPC)作为前向纠错编码的核心部分。针对该LDPC码生成矩阵的子块特点,设计了一种基于线性反馈移位寄存器结构的LDPC编码器,在45MHz的工作频率下即可实现DTMB中3种不同码率下的LDPC实时编码,整个设计在Altera公司的EP2S15器件上完成了布局布线,与同类设计方案相比较,减少了约20%的逻辑资源,适合于低复杂度DTMB标准发射机开发。

面向DVB-S2标准LDPC码的高效编码结构

面向DVB-S2标准LDPC码,该文旨在实现一种基于FPGA的高效编码结构,提出一种快速流水线并向递归编码算法,可以显著提高编码数据信息吞吐率。同时,通过并向移位运算和并向异或运算的处理结构计算编码中间变量及校验位信息,在提高编码并行度的同时可有效减少存储资源的消耗。此外,针对动态自适应编码的情况优化了LDPC码编码存储结构,有效复用了数据存储单元和RAM地址发生器,进一步提高FPGA的硬件逻辑资源利用率。针对DVB-S2标准LDPC码,基于Stratix IV系列FPGA的验证结果表明,所提编码结构在系统时钟为126.17 MHz时,编码数据信息吞吐率达20 Gbps以上。

基于FPGA的WIMAX LDPC码编译码器的设计

提出了一种适合于WIMAX标准的所有码长和码率LDPC码的编码器结构,充分利用了校验矩阵的特点降低硬件实现复杂度.设计了一种基于TDMP-NMS算法的码长码率均可配置的支持连续译码的LDPC码译码器,支持该标准中所有码长和码率LDPC码的译码,通过仿真得出了在保证译码器误码率性能前提下的最优量化比特位宽和各码率的最优归一化因子.采用一种新的适合于TDMP算法的动态迭代停止准则,结果表明,所采用的方案有效降低了译码器的资源消耗,提高了吞吐率.

GB20600标准的LDPC码的改进

尽管LDPC码已经被GB20600标准采纳作为信道编码,与其它LDPC码相比,在同样码长和码率的情况下,GB20600 LDPC码误码率性能并非最佳;GB20600标准的LDPC码的码长达7493,存在编码复杂性问题,但是GB20600 LDPC码未采用基于校验矩阵的快速算法,这给GB20600 LDPC编解码器的硬件实现带来较大的困难。本文在现有GB20600 LDPC码的设计框架下,对GB20600中LDPC码的校验矩阵进行了修改,在此基础上提出一种有效的LDPC码的快速迭代算法,使编解码器的硬件易于实现。改进后的LDPC码的编码算法具有较低的实现复杂度。仿真结果表明,改进后的LDPC码的误包率性能优于现GB20600中LDPC码的误包率性能。

LDPC码在WiMAX技术中的应用

W iMAX采用了很多新的技术,其中LDPC码是其采用的关键技术之一。文中介绍了W iMAX中IEEE802.16e标准OFDMA物理层采用的LDPC码的编码技术,阐述了码结构和编码方式,并分析了其在加性高斯白噪声(AWGN)和ITU-3信道下的纠错性能。

基于IEEE802.16e标准的LDPC码仿真研究

基于IEEE802.16e标准下进行LDPC编码,对码速率分别为1/2、3/4、5/6,码长分别为576、1440、2304的LDPC码进行Matlab仿真研究.译码方式采用BP-Based算法,迭代译码30次;调制方式采用QPSK调制,传输过程为AWGN和瑞利衰落信道.仿真结果显示:LDPC码的译码算法相比于未编码的QPSK信号,性能大幅度提升,性能曲线具有快速下降的性质;随着信噪比的增加,误码率下降的很快;随着码长增加,信噪比的改善程度越好,误码率下降的也越快.

DTMB标准中LDPC译码器的优化设计与实现

介绍了一种适用于中国数字电视国标(DTMB)系统的低密度奇偶校验码(LDPC)译码器的新结构。该结构利用分块译码的方法复用相同的资源以达到提高资源利用效率的目的,实验结果表明该结构译码器相比于传统的半并行译码器在资源利用效率上有较大的提高。同时,该结构也可应用于其他LDPC码的译码器上,尤其对码长较长的LDPC码有较好的表现。

CCSDS标准下低码率LDPC码的编码器设计

基于空间咨询委员会(CCSDS)推荐的深空通信标准,针对码长为4096,码率为1/2、2/3、4/5的LDPC码,提出了一种实现在FPGA的编码器设计方法。根据生成矩阵的块循环特性,使用移位累加寄存器来设计编码器,3个码率使用同一套触发器,从而极大的节省了硬件消耗资源。

数字电视地面广播标准中准循环LDPC码的编码方法研究

在数字电视地面广播国家标准中的前向纠错编码(FEC)部分,采用BCH码和LDPC码进行级联的编码方案。本文给出了国家标准中准循环LDPC码的参考编码算法,探讨了该码对应的生成矩阵特点及编码步骤,编程实现了编译码算法,并进行了仿真,结果表明国标中的准循环LDPC码在AWGN信道中极低信噪比情况下仍具有较好的纠错性能。

基于WiMax的LDPC码解码器的实现

提出了一种基于WiMax 802.16e标准的LDPC码解码器结构,该结构采用了基于修正的SP算法的串并行结构,支持19种协议规定的校验矩阵及码字长度,以及六种不同码率的LDPC码的解码,并在是否使用分层解码两种情况下进行了仿真验证,降低了解码延时和误码率。

IEEE802.16e标准下LDPC码译码性能分析

LDPC码是一种逼近香农极限的线性分组码。对IEEE802.16e标准下LDPC码校验矩阵的构造及硬判决算法、BP算法、Log-BP算法和Min-Sum算法原理进行了简单介绍。基于Matlab仿真对不同码长译码性能及不同方法译码性能进行分析比较,结果显示随着码长的增加LDPC译码性能变好,讨论的几种译码算法中硬判决译码性能较差,Min-Sum译码好于硬判决译码,但稍差于BP译码和Log-BP译码,BP译码和Log-BP译码性能较好且基本一致。

DTMB标准的高速多码率LDPC编码器设计

针对中国数字电视广播地面传输标准(DTMB)中给出的多码率LDPC码生成矩阵的特点,设计了一种串行输入串行输出基于流水线SRAA(Shift Register Adder Accumulator)结构的编码器,并同时适用于3种不同码率的LD-PC码。在Altera公司的EP3SL150型号FPGA平台上,整个设计最高时钟可达341.88MHz,简化了存储器设计结构,完全适合于DTMB标准调制器的开发。

CMMB标准中LDPC码的译码及定点仿真研究

针对CMMB标准中的LDPC码进行了译码算法的研究,提出最小的改进算法,同时给出归一化最小和算法的定点仿真。定点仿真结果表明,输入8位量化,中间变量分别9位和10位量化,可获得与浮点相差很小的误码率性能。

DVB—S2标准LDPC码的算法研究和仿真

阐述了LDPC（Low Density Parity Check）码的基本原理，基于DVB—S2中LDPC码分析了该类码的构造、编码及译码原理，同时给出DVB—S2中LDPC码在码率为2／3、码长为16200bits时的仿真结果。仿真结果表明，在低信噪比情况下，该LDPC码仍然获得了令人满意的纠错效果，且在性能上的确优于其他码。随着技术的进步，相信LDPC编译码技术将在更多的领域得到应用。

一种准循环LDPC解码器的设计与实现

面向准循环LDPC码的硬件实现,定点分析了各种解码算法的解码性能,偏移量最小和(OMS)算法具备较高解码性能和实现复杂度低的特点.提出一种基于部分并行方式的准循环LDPC解码器结构,在FPGA上利用该结构成功实现了WiMAX标准中的LDPC解码器.FPGA验证结果表明,采用该结构的解码器性能优良,实现复杂度低,数据吞吐率高.