晶圆级异构集成毫米波收发组件测试技术

晶圆级封装技术能够大幅压缩前端收发组件的体积和重量,实现有源相控阵雷达的小型化,也带来诸如热管理、通道隔离、信号串扰、可返修性、可测试性等方面的技术挑战。由于引入了较多的先进工艺步骤和复杂的封装架构,如何对其进行测试以保证成品率、降低成本成为行业关注的技术难题。文中介绍了毫米波晶圆级异构集成封装工艺技术,并针对典型晶圆级封装组件的集成方案和测试流程对测试技术需求和面临的技术挑战进行了深入分析,对产品测试过程中涉及的晶圆级探针分层测试、治具测试和空口(OTA)测试三个关键技术进行梳理和总结,对后续射频晶圆级3D封装组件/模块的测试具有重要的借鉴和参考价值。

低测试逃逸的晶圆级适应性测试方法

为了降低集成电路中测试成本,提高测试质量,该文提出一种低测试逃逸率的晶圆级适应性测试方法。该方法根据历史测试数据中测试项检测故障晶粒的有效性筛选测试集,降低待测晶圆的测试成本。同时,分析晶粒邻域参数波动程度,将存在波动晶粒的参数差异进行放大并建模,提高该类晶粒质量预测模型的分类准确率;无波动的晶粒使用有效测试集建模的方法进行质量预测,减少测试逃逸的风险。根据实际晶圆生产数据的实验结果表明,该方法可以明显降低晶圆的测试项成本40.13%,并保持较低的测试逃逸率0.0091%。

MEMS晶圆级测试系统现状及未来展望

微机电系统(MEMS)产品的广泛应用使得晶圆级测试技术必要性日益凸显。分析了国内和国际MEMS晶圆级测试系统硬件和MEMS晶圆级测试技术的现状。参照国际上利用RM8096/8097标准物质(RM)对MEMS产品进行计量测试的方法,给出了针对我国现有MEMS晶圆级测试系统校准问题的初步解决方案。并指出了该类测试系统今后向着标准化模块化方向发展的趋势。

晶圆级微波测试工艺研究

从微波信号特性和微波器件晶圆级测试工艺要求出发,介绍了微波探针台的主要结构设计,并以某器件测试工艺为例,分别进行测试系统搭建、程序编写、数据读取与分析等描述,同时对该设备的特殊需求及后续发展方向进行展望。

金属化布线晶片级测试系统

晶片级测试方法是半导体器件（ＶＬＳＩ）金属化可靠性试验中的一种新方法，本研究在现有设备的基础上进行了一系列的设计和改进，建立了一套由微机控制的晶片级金属化电徙动测试系统，为金属化可靠性测试和在线监测的研究奠定了良好的基础。

VLSI金属化互连可靠性的快速评价技术

深入探讨了标准晶片级电迁移加速试验方法 ( SWEAT试验方法 )的试验原理、试验系统的建立、试验步骤及试验结果的分析等 ,并将在实践中总结出的试验经验和技巧介绍给大家。同时将该方法应用到生产实际 ,为工艺可靠性监测、研究电迁移失效机理与关键工艺的相关关系提供了有效手段。

服务于IC产业的MEMS探卡

圆片级芯片测试在IC制造工艺中已经成为不可或缺的一部分,发挥着重要的作用,而测试探卡在圆片级芯片测试过程中起着关键的信号通路的作用。分析指出由于芯片管脚密度的不断增加以及在高频电路中应用的需要,传统的组装式探卡将不能适应未来的测试要求;和传统探卡的组装方法相比,MEMS技术显然更适应当今的IC技术。综述了针对MEMS探卡不同的应用前景所提出的多种技术方案,特别介绍了传感技术国家重点实验室为满足IC圆片级测试的要求,针对管脚线排布型待测器件的新型过孔互连式悬臂梁芯片和针对管脚面排布型待测器件的Ni探针阵列结构的设计和制造。

晶圆级摄像头的测试

简要分析晶圆级摄像头(WLC)的结构和物理特性,从工艺角度分析晶圆级测试的步骤、方法及测试机理,对关键部件结构进行虚拟设计和计算。

圆片级封装的板级跌落可靠性研究

圆片级封装(WLP)具有尺寸小、散热性能好、封测成本低等优点,广泛应用于便携式电子产品,其在跌落、碰撞等环境下的可靠性越来越受到重视。将WLP器件组装到PCB基板上,按照JEDEC电子产品板级跌落实验标准进行实验,研究了WLP元件引脚节距、焊球尺寸、PCB焊盘工艺等因素对样品可靠性的影响。对失效样品进行了切片制样,通过金相显微镜、能量色散X射线光谱(EDX)和扫描电子显微镜进行了分析,研究了WLP器件失效机理及其与器件焊球尺寸、节距之间的关系,讨论了底部填充料对WLP封装可靠性的改进作用。

MEMS电场传感器测试技术研究及进展

传感器测试技术对于MEMS电场传感器的研制、试产与测量应用非常重要。文中在MEMS电场传感器研发基础上分析了晶圆级测试、器件级测试、测量标定等技术及发展现状,首先介绍MEMS电场传感器原理、结构设计和传感器件的制备工艺等特点。然后重点阐述现阶段研制MEMS电场传感器的晶圆级测试内容与测试方法、器件级测试内容和测量标定系统。最后分析了国内外MEMS电场传感器测试技术的局限性和发展趋势。在此基础上指出随着国内MEMS电场传感器深入应用,MEMS传感器件测试技术将会迎来快速发展期。

硅片级可靠性测试

介绍了硅片级可靠性之所以成为现在半导体工艺研发重要组成部分的原因。对硅片级可靠性所涉及的各个项目作了详细的介绍。同时,对各个项目的测试和评价方法也做了详细的分析。最后,对硅片级可靠性测试的发展方向做了分析。

C_(PK)在集成电路测试行业中的应用

制程能力指数(C_(PK))能反映测量系统处于稳定状态下的实际加工能力,分析评估过程的稳定性和控制能力,它是现代企业用于表示制程能力的指标,实质作用是反映制程合格率的高低。以晶圆级测试数据为例,使用MINITAB 16软件,将C_(PK)应用到集成电路测试行业中,首先对数据进行正态性检验,对符合正态分布的数据进行控制图分析,查看测试过程是否稳定、受控。最后,通过Capability Sixpacks工具考察处在稳定状态下的测量系统在某multi-site测试下的实际加工能力,并根据C_(PK)五个等级标准,在管理上作出相应的判断和处置,判断是否需要改善制程,为确保产品质量和测试稳定性提供了一种有效方法。

基于数字孪生技术的晶圆级测试平台

从数字孪生技术以及晶圆级测试现状出发,根据数字孪生技术需求,详细介绍了数字化晶圆级测试系统构建内容,进行了系统搭建,并对数字孪生技术在本领域后续发展方向进行了展望。

晶圆级导通电阻测试精度的改进方法

针对晶圆级导通电阻测试误差过高,满足不了低压金属氧化物半导体场效应晶体管(MOSFET)毫欧级导通电阻的测试精度要求,给产品晶圆测试规范的制定及品质监控带来困扰的问题,提出了晶圆级导通电阻测试精度的改进方法。基于开尔文法电阻测试理论,具体分析了晶圆级导通电阻测试原理,且得出其测试精度不高的根本原因是减薄背金后粗糙不平的硅片背面与测试机的承片台的非充分接触而引入了毫欧级接触电阻。提出3种相应改进测试精度的方法,单相邻芯片辅助的测试方法、双相邻芯片辅助的测试方法和正面漏极测试窗的测试方法。经过验证,3种方法均能将毫欧级导通电阻测试误差控制到小于10%,实现低压MOSFET晶圆级导通电阻参数的有效监测。

一体化晶圆级MMIC自动测试技术研究

提出了一种一体化晶圆级微波单片集成电路(MMIC)自动测试技术方案,对矢量网络分析仪主控接口进行深度开发,采用以工控机和矢量网络分析仪为核心的双核控制拓扑结构,基于三级软件驱动架构编写系统自动测试软件,融合了扩展OSL去嵌法、在片校准验证模型、高精度功率附加效率(PAE)测试、优化的矢量冷源噪声测试法等多种先进的高精度测试技术。采用该技术方案后测试系统十分简捷,只需一次探针接触便可获得被测器件的全部参数,避免了测试系统的频繁切换对测试精度和速度的不利影响,大大提高了测试效率。

具有周边硅通孔的晶圆级芯片封装有限元分析

针对外围分布着硅通孔的晶圆级芯片封装结构,利用有限元分析软件ANSYS建立全局模型与次模型,在温度循环试验规范条件下将封装体与硅通孔结构分开进行仿真与探讨。了解模型受到温度载荷所产生的热力学行为。研究发现封装体在经历温度循环试验后所产生的位移呈现圆形对称分布,结构在高温时向外翘曲,在低温时向内弯曲;重布线层在与锡球交界处会产生明显的应力集中。硅通孔结构中铜垫片越接近开孔所受应力越大;硅通孔结构的重布线层部分,应力集中在转角处以及靠近钝化保护层交界处。

圆片级封装工艺简介及其最新发展趋势

圆片级封装(Wafer Level Package)是近期快速崛起的创新性先进封装工艺。因其适应消费性电子产品对轻薄短小特性的需求,故而被市场广泛接受和推崇。本文将会介绍WLP的工艺流程和工艺控制,在可靠度上的挑战,和探讨圆片级封装的最新发展趋势。

声表面波滤波器圆片级互连封装技术研究

射频前端模块是无线通信的核心,滤波器作为射频前端的关键器件,可将带外干扰和噪声滤除以保留特定频段内的信号,满足射频系统的通讯要求。本文总结了声表面波滤波器工作原理及其传统封装技术,提出了一种圆片级互连封装技术,采用曝光显影、电镀及印刷等工艺实现了芯片焊盘上铜金属层和焊球的形成,避免了芯片核心功能区IDT的损伤。对封装前后电性及上基板可靠性测试,结果表明该封装方案满足声表面波滤波器封装需要。本技术在声表面波滤波器封装方面有广阔的应用前景,适用于批量生产。