一种wallace树压缩器硬件结构的实现

设计了一种用于32位浮点乘法器尾数乘部分的wallace树压缩器的硬件结构实现方法,通过3-2和4-2压缩的混合搭配,构成一种新的wallace树压缩器,采用verilog硬件描述语言实现RTL级代码的编写,并使用VCS进行功能仿真,然后在SMIC0.13μm的工艺下,用synopsys DC进行逻辑综合、优化。结果表明,这种压缩器在部分积的压缩过程中,有效地提高了运算速度,并在很大程度上减小了硬件实现面积。

一种高压缩Wallace树的快速乘法器设计

介绍了一种32位有符号/无符号乘法器.该乘法器采用改进的Booth编码减少了部分积个数,并通过符号扩展的优化,减少中间资源消耗,对部分积进行统一的符号操作,简化了程序设计的复杂性.采用了7:2压缩结构的Wallace树及64位Brent Kung树结构超前进位加法器,有效地提高了乘法器计算速度.整个设计采用Verilog语言编写,通过Modelsim仿真验证设计功能的正确性.采用Synopsys的Design Compiler进行基于SMIC的0.18微米标准库的综合并得到性能参数.

一种3级流水线wallace树压缩器的硬件设计

本文提出了一种针对32位浮点乘法运算的三级流水线wallace树压缩器。首先设计出4-2和3-2压缩器,然后由其构成wallace树结构的压缩器,在部分积整个压缩过程中,采用三级流水线,大大提高了浮点运算中尾数处理的速度。该压缩器采用了模块化设计,并用VHDL进行了描述,使用了modelsimXEII5.6a仿真软件进行了波形仿真,并用synplify/synplifypro综合工具比较了由两种不同4-2压缩单元所构成的wallace树压缩器的综合结果,选出最佳的一种。此压缩器已作为一个压缩模块,用在32位浮点乘法器的软核设计中,得到了很好的结果。

基于改进的混合压缩结构的Wallace树设计

文章针对典型的32位浮点乘法器,对Booth算法产生的部分积重新分组,采用CSA和4-2压缩器的混合电路结构,对传统的Wallace树型乘法器进行改进,并提出一种高速的树型乘法器阵列结构。该结构与传统的Wallace树型相比,具有更小的延时、更规整的布局布线,使其更易于VLSI实现。

基于改进的Booth编码和Wallace树的乘法器优化设计

针对当前乘法器设计难于兼顾路径延时和版图面积的问题,设计一种新型的32位有符号数乘法器结构。其特点是:采用改进的Booth编码,生成排列规则的部分积阵列,所产生的电路相比于传统的方法减小了延时与面积;采用由改进的4-2压缩器和3-2压缩器相结合的新型Wallace树压缩结构,将17个部分积压缩为2个部分积只需经过10级异或门延时,有效地提高了乘法运算的速度。设计使用FPGA开发板进行测试,并采用基于SMIC 0.18μm的标准单元工艺进行综合,综合结果显示芯片面积为0.1127 mm^2,关键路径延时为3.4 ns。实验结果表明,改进后的乘法器既减少了关键路径延时,又缩小了版图面积。

基于跳跃式Wallace树的低功耗32位乘法器

为了提高乘法器的综合性能,从3个方面对乘法器进行了优化设计。采用改进的Booth算法生成各个部分积,利用跳跃式Wallace树结构进行部分积压缩,通过改进的LING加法器对压缩结果进行求和。在FPGA上进行验证与测试,并在0.18μm SMIC工艺下进行逻辑综合及布局布线。结果表明,与采用传统Wallace树结构的乘法器相比,该乘法器的延时减少了29%,面积减少了17%,功耗降低了38%,能够满足高性能的处理要求。

一种基于Wallace树的分散式DCT/IDCT体系结构

提出了一种新的基于Wallace树的分散式DCT/IDCT体系结构。它不依赖于ROM和乘法器,用面积开销低的加法器、移位器和4-2压缩器,实现了乘法密集的DCT/IDCT算法。该体系结构在SMIC 0.18μm工艺上进行了设计和综合,可以达到100Mpixels/s的吞吐率,只消耗了36 141个晶体管和1024bits转换存储器,时序—面积性能较已有的体系结构有了显著的改善。

一种改进的Wallace树型乘法器的设计

本文针对典型32位乘法,对Booth算法产生的部分积重新合理分组,采用CSA和4-2压缩器的混合电路结构,对传统的Wallace树型乘法器进行改进,提出一种高速的树型乘法器结构。该结构与传统Wallace树型乘法器相比,具有更小的延时、更规整的布局和更规则的布线,使其易于VLSI实现。

一种自动生成Wallace树形乘法器Verilog源代码方法

乘法器是计算机系统中央处理单元、数字信号处理器、浮点运算器等数字系统的基本部件,Wallace树型乘法器是一种广泛采用的高速乘法器设计方案。在使用Verlog语言设计乘法器的过程中,由于Wallace树型乘法器的中间项目多,在源代码的输入过程中容易产生输入错误。随着乘法器的输入位数增加,Verilog源代码的数量会急剧增加,因此采用手工输入Verilog源代码的方法效率不高。在一些具体的设计项目中,需要实现操作数数据位数不同的Wallace树型乘法器。针对Wallace树型乘法器的Verilog源代码设计提出改进,设计了一个自动生成Verilog代码的应用程序,可自动生成8×8、24×24、24×26、24×28、26×24和26×26位Wallace树型乘法器,采用仿真软件对生成的Verilog代码进行了测试,解决了人工输入Verilog代码时容易出错的问题,提高了设计效率。

一种基于改进基4 Booth算法和Wallace树结构的乘法器设计

以实现25×18位带符号快速数字乘法器为目标,采用改进的基4Booth算法以3位编码产生部分积,优化最低位产生电路,使用统一的操作扩展各部分积符号位,相比于传统方法提高了阵列规则性、节省了芯片面积;用传输门构成基本压缩器,并在此基础上优化实现高阶压缩器,进而组成一个Wallace树结构,同时将9组部分积压缩为2组,使电路仅需3级压缩、关键路径延迟时间为8个异或门延迟,有效地提高了压缩效率和降低了关键路径延迟时间。采用GF28nmCMOS工艺,以全定制流程设计,版图面积为0.0112mm^2,仿真环境标准电压1.0V、温度25℃、最高工作时钟频率1.0GHz,系统的功耗频率比为3.52mW/GHz,关键路径延时为636ps,组合逻辑路径旁路寄存器的绝对延时为1.67ns。

采用Wallace树优化的分像素运动估计插值滤波算法

提出一种基于Wallace树优化的HEVC/H.265分像素插值滤波算法的实现方案.模块采用按行流水插值架构,通过Wallace树压缩器对插值过程中的各项进行压缩,仅在最终输出结果时使用加法器.该算法不仅减少了硬件面积,而且提高了模块可工作的最高频率.将所提算法在硬件上进行验证,硬件设计以Verilog HDL语言描述,以8 px×8 px大小PU为最小插值单元,使用Modelsim进行功能仿真验证,在Synopsys Design Compiler中以SAED(Synopsys Armenia education department)32 nm标准单元库进行综合,模块可达到的最高工作频率为636.9 MHz,逻辑门数为32960,吞吐率为11.3 px/时钟周期.

基于故障树分析的透平压缩机故障预测与诊断

透平压缩机是工业生产中的关键设备,其发生故障可能会导致严重的经济损失和安全隐患。因此,提出一种基于故障树分析的透平压缩机故障预测与诊断方案。首先,分析透平压缩机的主要故障类型及特征,阐述故障树分析的基本原理;其次,设计基于故障树分析的透平压缩机故障预测与诊断方案,包括构建故障树模型、计算故障概率以及制定诊断决策;最后,通过实验验证该方案在故障预测和诊断方面的性能。实验结果表明,所提方案在故障预测准确率、预警时间、诊断准确率等方面均优于传统方法,能有效提高透平压缩机故障预测与诊断的效率和精度。

燃气轮机驱动离心式压缩机组的故障树建模研究

燃气轮机驱动离心式压缩机组(Gas Turbine Driven Centrifugal Compressor Units,GTDCC)在复杂严苛环境中面临着多类型故障,为了能够直观地显示出系统中各个故障事件之间的逻辑关系,本文开展了GTDCC故障树建模研究。本文首先介绍了GTDCC的故障特点,然后总结了故障树原理和建模步骤,最后以燃烧室故障、密封故障为例,给出了相应的故障树模型。通过这些分析,能够帮助工程师发现潜在的故障模式,识别出关键故障因素,制定有效的预防和修复措施。

基于压缩FP-树和数组技术的频繁模式挖掘算法

FP-growth算法是目前较高效的频繁模式挖掘算法之一.它只需扫描数据库两次,而且不需要产生和测试候选集,避免了这些费时的工作,因此该算法具有较高的效率.然而,FP-growth算法需要递归地生成大量的条件FP-树,这耗费了大量的存储空间和时间.综合已有的几项优势技术,提出了一种频繁模式挖掘算法CFPmine.一是采用了基于压缩FP-树的约束子树的挖掘方法,避免在挖掘过程中生成条件FP-树,减少内存占用;二是采用基于数组的技术,减少FP-树的遍历时间,提高算法的效率.另外,在算法中还实现了统一的内存管理.实验结果表明,CFPmine是一个高效的频繁模式挖掘算法,其性能优于Apriori,Eclat和FP-growth算法,而需要的内存却少于FP-growth算法.

无线传感器网络中基于数据融合树的压缩感知算法

针对无线传感器网络能量有限等特点,将路由策略考虑到投影矩阵的设计中,该文提出了基于数据融合树的压缩感知算法(Compressed Sensing algorithm based on Data Fusion Tree,CS-DFT)。该算法采用稀疏投影矩阵最小化通信消耗,在生成数据融合树的同时减小投影矩阵与稀疏基之间的相关度以保证数据的重构质量。仿真结果表明,该文提出的算法不仅在重构质量和能量消耗之间做到了很好的平衡,同时对于不同稀疏基下的数据也有较高的适应性。

一种基于预测树的多光谱遥感图像无损压缩方法

最小绝对权值（ＭＡＷ）预测树方法是一种有效的多光谱遥感图像无损压缩方法，但其中构造预测树的算法复杂，实现困难。本文对预测树方法进行改进，提出一种侧邻域最小绝对权值（ＳＮＭＡＷ）预测树方法，通过改变预测树的四邻域定义，使构造预测树的算法简化，并且，实验结果表明，对不同类型的多光谱遥感图像，ＳＮＭＡＷ的压缩效果与ＭＡＷ的压缩效果相近或有所改善。

基于小波树模型的CoSaMP压缩感知算法

无线传感网络存在网络带宽限制和传感器节点的能耗问题,实际应用中通常希望可以通过重构算法从采集的少量数据中还原出原始信息,压缩感知理论为上述问题提供了一个解决思路。利用压缩感知理论,对无线传感器网络中温度传感器的监测信号进行了压缩感知的应用研究。针对传统压缩采样匹配追踪(CoSaMP)算法中测量次数多、重构精度低等问题,利用信号的小波系数所形成的连通树的结构特性,提出了基于小波树模型的压缩采样匹配追踪算法。将该算法应用到无线传感器网络监测信号的压缩感知仿真实验中,与传统压缩采样匹配追踪算法的重构性能进行比较,结果表明该算法较传统压缩采样匹配追踪算法在一定范围内对无线传感器网络中的温度信号具有更好的压缩感知性能。

一种基于提升小波和零树编码的录波数据压缩算法

提出了一种提升格式小波变换与嵌入式零树编码相结合的电力系统故障数据压缩方案.该方案先对故障录波数据进行提升格式小波变换,再对变换系数作阈值量化处理,最后通过嵌入式零树编码将量化后的系数编码为比特流,同时给出了相应的解压缩算法流程.在此基础上,针对接地故障信号做了仿真实验,结果表明,该压缩方案能够实现可变码率,同时降低了48%的计算复杂度和内存占用,信噪比和压缩比都达到了较好的水平.

基于误差补偿预测树的多光谱遥感图像无损压缩方法

预测树方法是一种有效的无损多光谱图像压缩技术,将自适应线性预测方法与传统预测树方法相结合,提出了一种多光谱遥感图像的误差补偿预测树压缩方法。该方法利用多光谱图像谱间的局部统计冗余和结构冗余建立自适应预测器,对传统预测树方法产生的误差进行补偿,从而进一步减少了多光谱图像的数据量;并且利用多光谱图像的局部平稳特性对算法进行了简化。实验结果表明,该方法得到的压缩比与原始预测树方法相比有明显提高,同时算法简化后可以使计算复杂度大幅度降低。

一种改进的零树小波图像压缩算法

基于小波变换的图像压缩算法在较低码率时出现的Ｇｉｂｂｓ效应多年来一直未能得到很好的解决，其主要原因是，纯粹基于像素值的ＭＳＥ（ｍｅａｎｓｑｕａｒｅｅｒｒｏｒ）准则对于图像边缘对应的小波系数分配了较少的比特数．文章在详细分析了Ｓｈａｐｉｒｏ和Ｓａｉｄ＆Ｐｅａｒｌｍａｎ等人提出的零树小波压缩算法的基础上，从抑制高频噪声和图像边缘对应系数的自适应量化等方面对原来的算法进行了改进，给出了相应的对比实验结果．文章的主要意义在于，提出了识别与压缩相结合的思想，由于小波变换的空间局部化特性，因此可以进行非常灵活的比特分配。