期刊文献+
共找到7篇文章
< 1 >
每页显示 20 50 100
A RIGOROUS PROOF ON CIRCULAR WIRELENGTH FOR HYPERCUBES
1
作者 刘庆晖 唐志毅 《Acta Mathematica Scientia》 SCIE CSCD 2023年第2期919-941,共23页
We study embeddings of the n-dimensional hypercube into the circuit with 2nvertices.We prove that the circular wirelength attains a minimum by gray coding;that was called the CT conjecture by Chavez and Trapp(Discrete... We study embeddings of the n-dimensional hypercube into the circuit with 2nvertices.We prove that the circular wirelength attains a minimum by gray coding;that was called the CT conjecture by Chavez and Trapp(Discrete Applied Mathematics,1998).This problem had claimed to be settled by Ching-Jung Guu in her doctoral dissertation“The circular wirelength problem for hypercubes”(University of California,Riverside,1997).Many argue there are gaps in her proof.We eliminate the gaps in her dissertation. 展开更多
关键词 circular wirelength HYPERCUBE gray coding
下载PDF
分层立方体网络在NoC线性阵列中的最优嵌入
2
作者 过汝燕 王岩 +1 位作者 樊建席 樊卫北 《计算机科学》 CSCD 北大核心 2023年第4期249-256,共8页
随着大数据时代的到来,大规模计算的需求使得人们对芯片性能的要求日益提高,片上网络(Network-on-Chip,NoC)作为芯片内部以网络通信为中心的互连结构,在通信的各个方面实现了良好的平衡。NoC组件的物理布局及互连方式对芯片的总体性能(... 随着大数据时代的到来,大规模计算的需求使得人们对芯片性能的要求日益提高,片上网络(Network-on-Chip,NoC)作为芯片内部以网络通信为中心的互连结构,在通信的各个方面实现了良好的平衡。NoC组件的物理布局及互连方式对芯片的总体性能(如信号延迟、电路成本等)有着很大的影响,因芯片面积有限,最小化连接组件的导线总长度,即最小化线长,被作为芯片设计的重点。分层立方体网络(Hierarchical Cubic Network,HCN)具有通信延迟低、可靠性和扩展性高等优点,而线性阵列是NoC常用的拓扑结构之一,将分层立方体网络移植到线性阵列上,就可以在线性阵列上模拟分层立方体网络的结构和算法。图嵌入是实现网络移植的关键技术。在图嵌入中,最小化导线总长度的目标可以通过求解具有最小线长的最优嵌入来达成。文中主要研究了分层立方体网络在线性阵列中的最优嵌入问题。首先,通过研究分层立方体网络的最优集,提出了分层立方体网络在线性阵列中的一种嵌入方案hel,并证明在嵌入方案hel下的线长相比其他嵌入方案下的线长是最小的,即hel为最优嵌入;然后给出了嵌入hel下线长的精确值以及一个时间复杂度为O(N)的嵌入算法,其中N为n维分层立方体网络的顶点数且N=22n;其次,还给出了分层立方体网络在NoC上的线性物理布局算法;最后,通过对比实验评估了嵌入hel的性能。 展开更多
关键词 片上网络 图嵌入 线长 分层立方体网络 线性阵列
下载PDF
低功耗驱动的电路网表多级划分算法 被引量:3
3
作者 蒿杰 彭思龙 《计算机辅助设计与图形学学报》 EI CSCD 北大核心 2009年第2期190-195,202,共7页
在划分阶段因得不到实际线长值而无法精确计算功耗值.通过组合使用互连线的通路级数、通路级差和基本线长,提出一种新的独立线长预测方法.使用预测线长和开关活动性的乘积度量划分阶段的动态功耗,并将这一乘积作为权重赋给每条互连线;... 在划分阶段因得不到实际线长值而无法精确计算功耗值.通过组合使用互连线的通路级数、通路级差和基本线长,提出一种新的独立线长预测方法.使用预测线长和开关活动性的乘积度量划分阶段的动态功耗,并将这一乘积作为权重赋给每条互连线;在聚类和细化处理阶段,尽量避免权重较大的互连线被分割,以实现低功耗驱动的多级划分.实验结果表明,该算法可有效地减小电路的功耗,并且对其他技术指标影响不大. 展开更多
关键词 多级划分 线长预测 低功耗 超大规模集成电路
下载PDF
预测线长驱动的二分布局算法(英文)
4
作者 蒿杰 马鸿 彭思龙 《Journal of Southeast University(English Edition)》 EI CAS 2008年第4期462-467,共6页
为了有效提高布局质量,提出一种基于预测线长的二分布局算法HJ-Pl.该算法对长、短互连线都有很好的预测效果.通过将预测线长嵌入到布局框架中,使算法可以预先控制布局后可能产生的长互连线,有效降低它们在布局过程中被分割的几率,从而... 为了有效提高布局质量,提出一种基于预测线长的二分布局算法HJ-Pl.该算法对长、短互连线都有很好的预测效果.通过将预测线长嵌入到布局框架中,使算法可以预先控制布局后可能产生的长互连线,有效降低它们在布局过程中被分割的几率,从而达到减小总线长的目的.另外,该算法通过最小化关键通路时延,得到了较好的时序优化效果.实验表明,与现有的Capo10.5,NTUplace和mPL6算法相比,该布局算法可分别减小线长13%,3%,9%.将预测线长目标集成到Capo10.5中可减小线长3%.带有时序驱动功能的HJ-Pl可以减小关键通路时延23%左右. 展开更多
关键词 层次化 互连线 布局 超大规模集成电路 线长预测
下载PDF
A Connectivity-Based Legalization Scheme for Standard Cell Placement
5
作者 Antonios N. Dadaliaris Panagiotis Oikonomou +3 位作者 Maria G. Koziri Evangelia Nerantzaki Thanasis Loukopoulos Georgios I. Stamoulis 《Circuits and Systems》 2017年第8期191-201,共11页
Standard cell placement algorithms have been at the forefront of academic research concerning the physical design stages of VLSI design flows. The penultimate step of a standard cell placement procedure is legalizatio... Standard cell placement algorithms have been at the forefront of academic research concerning the physical design stages of VLSI design flows. The penultimate step of a standard cell placement procedure is legalization. In this step the manufacturability of the design is directly settled, and the quality of the solution, in terms of wirelength, congestion, timing and power consumption is indirectly defined. Since the heavy lifting regarding processing is performed by global placers, fast legalization solutions are protruded in state-of-the-art design flows. In this paper we propose and evaluate a legalization scheme that surpasses in execution speed two of the most widely used legalizers, without not only corrupting the quality of the final solution in terms of interconnection wirelength but improving it in the process. 展开更多
关键词 LEGALIZATION Standard Cell PLACEMENT HEURISTICS INTERCONNECT wirelength
下载PDF
VLSI布局算法分析 被引量:1
6
作者 张家齐 蔡文涛 +1 位作者 沈剑良 朱珂 《信息工程大学学报》 2016年第5期597-604,共8页
布局是VLSI物理设计阶段的关键步骤,用于确定模块在芯片上的位置,随着电路设计复杂度不断提高,高效的自动布局算法变得愈发重要。对布局问题进行了描述,总结了布局算法中常用的线长模型,分析了传统的3类布局算法及可布线性驱动的布局算... 布局是VLSI物理设计阶段的关键步骤,用于确定模块在芯片上的位置,随着电路设计复杂度不断提高,高效的自动布局算法变得愈发重要。对布局问题进行了描述,总结了布局算法中常用的线长模型,分析了传统的3类布局算法及可布线性驱动的布局算法,并给出了布局算法的未来发展趋势。 展开更多
关键词 超大规模集成电路 布局算法 线长驱动布局 可布线性驱动布局
下载PDF
基于整数线性规划的后布图线长优化方法 被引量:3
7
作者 张凯 杜世民 杨润萍 《数值计算与计算机应用》 2018年第4期265-273,共9页
针对可切分布图,提出了一种同时考虑模块交换、模块翻转和空白面积再分配减少线长的新方法.对给定布图相应的切分树,引入一组二进制变量来表示切分树中每个运算符下的两个子树是否发生交换,然后对切分树进行遍历,将所有模块位置表示为... 针对可切分布图,提出了一种同时考虑模块交换、模块翻转和空白面积再分配减少线长的新方法.对给定布图相应的切分树,引入一组二进制变量来表示切分树中每个运算符下的两个子树是否发生交换,然后对切分树进行遍历,将所有模块位置表示为这些二进制变量的线性函数.在此基础上,将模块翻转和空白面积再分配考虑进来,将这一问题构建为一个整数线性规划模型.实验结果表明,所提出方法较已有文献可以获得更大的线长改进,这为布图之后进一步提高布图质量提供了一种有效的方法. 展开更多
关键词 布图规划 线长优化 模块交换 模块翻转 空白面积再分配 整数线性规划
原文传递
上一页 1 下一页 到第
使用帮助 返回顶部