基于CAN总线技术的智能电能表通讯协议检测装置探析

由于当前国内各智能电能表生产厂家在对电表通讯协议方面要求遵循行业统一标准,但在企业技术标准理解不一致前提下,造成了部分电表内部抄读数据不准确现象发生,这直接影响了整个用电信息的采集工作。而通过对CAN总线通讯技术智能电能表通讯协议检测装置进行应用,能够有效避免目前存在的数据抄读不准确的问题。本文主要从电能表的具体概述出发,并对电能表检定装置研究现状进行说明,然后对此项技术的研制原理及其系统构成进行详细论述,最后针对软件系统进行说明。做好此部分研究工作,为推进电能表电能计量等多个功能项目检测工作的顺利进行奠定重要基础。

双向AHB-WISHBONE总线桥的设计与验证

为了方便不同的IP(intellectual property)核的连接,针对AHB与WISHBONE这两种总线的广泛性,提出了一种双向AHB-WISHBONE总线桥的设计方法。介绍了这两种总线协议的特点和结构,阐述了AHB-WISHBONE总线桥的设计结构和实现方法。该方法难点在于AHB总线突发传输的实现,且支持多个AHB设备与多个WISHBONE设备之间的相互访问。使用Verilog语言在modelsim工具下进行了验证,仿真结果表明总线桥的设计符合要求。

基于Wishbone总线接口的LDPC码编码器设计

在传感器控制系统中,Wishbone是SOC的三大总线标准之一。文章采用可重构的方式设计了一种基于Wishbone总线的LDPC码编码器,可以运用到传感网的无线通讯中。该设计采用RU算法,减小了编码复杂度,将电路设计成流水线形式,可以根据编码器工作状态自适应地响应总线上的信号。对码率为1/2,码长为255、510和1023的信息码,其编码器电路在Xilinx Virtex2P系列FPGA上进行了验证,频率分别达到158、1601、66 MHz,增大了系统的吞吐率。

基于Wishbone SoC总线接口的高性能SDRAM控制器

介绍了一种基于Wishbone SoC总线接口的SDR SDRAM控制器的设计及在FPGA上的实现,对影响其性能的关键因素做了分析。与同类的设计相比,该控制器使用高性能、简单灵活、可复用性高的片上总线接口对SDRAM的控制命令进行了完全的封装,可以进行无限长的Wishbone总线猝发传输,并自动插入刷新操作,当一次传输跨越不同的Bank和Row时,自动插入等待周期并进行切换,可达到很高的存取效率。

基于Wishbone片上总线的PCI Bridge核的研究和应用

讨论了PCI主桥的应用和Wishbone片上总线技术,详细介绍了基于Wishbone总线的PCI Bridge核的功能、内部结构和操作方式。实验证明,在PCI系统中使用PCI Bridge核进行开发设计,电路简洁,使用方便灵活。

SoC设计中WISHBONE片上总线的设计与开发

讨论了 WISHBONE片上总线的主要实现技术及其在 So C可重用设计中的主要作用 ,以及 WISHBONE体系结构在 So C中的应用 ,并以 EPStar1嵌入式微处理器中WISHBONE的设计与实现为例 ,说明了采用 WISHBONE片上总线实现 So C可重用设计的方法。

可重用片上总线Wishbone的研究

通过对可重用片上总线的研究,详细介绍了SoC片上总线Wishbone的总线结构I、P连接方式、接口信号、数据传输方式及数据的组织顺序,最后对Wishbone总线的技术特征进行了总结,并对目前较有影响的3种总线进行了比较。

基于Wishbone总线结构的情景式IP核测试方案

随着集成电路技术的发展,IP核复用成为集成电路SOC设计的主流.该文通过对广泛应用于SOC设计中的Wishbone总线体系结构和国际上常用IP核测试方法的研究,提出一种基于Wishbone总线结构的情景式IP核测试方案.通过对该方案应用于实际项目后所产生实验数据的分析,证明这种IP核测试方案能大大降低系统层测试难度,加快系统层设计速度,并能显著提高测试激励效率和可观电路结构测试覆盖率.

基于1553B总线的大规模信息系统设计问题研究

某大型航天器GNC系统应用1553B总线构建了其规模庞大的信息系统,在信息系统设计过程中产生了3个问题:超长总线下的稳定通信、应用层协议的设计、多条总线的管理等。对这3个问题开展研究,描述了3个问题的由来,给出了问题的解决方法,并验证了方法的实际效果。结果表明:总线中继的方法,有效解决了1553B总线在240 m长度下的稳定可靠通信问题;广播帧计数回传的应用层协议,节省了总线数据通讯开销、并提供了丰富的故障诊断信息;遍历寻优的总线管理策略,最大程度上发挥了多机多总线系统的容错能力。

基于WISHBONE片上总线的USB2.0设备控制器IP核的设计

随着SOC技术的广泛发展和USB协议的普遍应用,在芯片设计时嵌入USB设备控制器IP核变得越来越重要。WISHBONE片上总线为IP核的相互通信提供了一种更为简单灵活的实现方法。本文基于WISHBONE片上总线,设计了符合USB2.0协议的设备控制器IP软核,并通过仿真验证,符合设备使用要求。

与Wishbone协议兼容的可裁剪SOC接口协议设计

可裁剪SOC设计具有最精简的结构和资源,可以获得最高的实现效率,能适应应用多样性的需求.提出一种兼容Wishbone接口协议的可裁剪SOC的接口协议,详细介绍了可裁剪SOC的IP接口总体结构、接口定义及接口适配器的具体实现形式.该协议的优点是与Wishbone接口兼容,通用性强,适用于当前低功耗、高能效、即插即用的SOC系统设计,可实现满足异质多功能模块SOC灵活配置.

AHB-Wishbone总线桥的设计与实现

为了实现SOC中集成在不同总线上的IP之间进行有效的通信,通过比较AHB总线和Wishbone总线的协议,本文提出了一种基于有限状态机的AHB-Wishbone总线桥的设计,并使用System Verilog语言实现。设计结果通过在ModelSim工具下的功能仿真,表明该总线桥符合片上总线转换的要求。

一款NoC总线的低功耗设计

随着集成电路技术的飞速发展,其集成度和复杂度越来越高,导致芯片功耗问题日益严重。文章提出一套兼容片上网络(Net on Chip,NoC)总线的功耗管理总线,针对不同电源域进行低功耗管理,通过电源域开关协议将电源域状态同步到事务活动,且不影响系统其他部分的操作。实验结果表明,功耗管理总线具有低成本、协议简单、兼容性好、轻量级等优势。

CAN总线协议自适应算法研究

为提高环境空气质量,减轻重型柴油车排放尾气对大气的污染,重型柴油车后处理系统功能和配置不断改进,整车通信网络也不断升级优化,导致车辆多通道CAN通信参数包括波特率和通信协议类型存在差异,加装的OBD车载终端与车辆CAN总线适配困难。针对此类问题,提出一种CAN总线协议自适应算法,该算法通过波特率自动识别和特征字识别对CAN总线协议进行精确辨别,应用于OBD车载终端,实现对重型车不同通道CAN总线上通信协议类型的自动识别。通过模拟实验和实车测试从不同角度进行验证分析,实验结果表明,应用CAN总线协议自适应算法的OBD车载终端对车辆常用CAN总线协议有较高的识别率和准确率,能高效自动识别车辆各通信参数,实现与车辆高效匹配连接并进行稳定的数据传输。

用户自定义Wishbone片上总线IP自动生成系统的实现

Wishbone作为一种免费开放的SoC片上总线接口标准,当前有着十分广泛的应用。根据Wishbone的标准,使用Perl/Tk语言实现了一个用户自定义Wishbone总线的自动生成系统。它具有友好的GUI配置界面,简单易用,平台独立性较好。针对具体的应用,能灵活的配置Wishbone总线,自动生成不同语言风格的总线的IP模块,极大地提高了Wishbone总线IP的设计效率。

基于片内WISHBONE总线的高速缓存一致性实现

基于IP可重用的设计方法,利用WISHBONE总线协议,把两个已成功开发出的具有自主知识产权的THUMP内核集成在一个芯片上,实现了片上多处理器FPGA。开发重点是实现基于片内WISHBONE总线的高速缓存一致性协议。

基于Wishbone总线的UARTIP核设计

介绍了一种基于W ishbone总线的UART IP核的设计方法。该设计采用了自顶向下的模块化划分和有限状态机相结合的方法,由于其应用了标准的W ishbone总线接口,从而使微机系统与串行设备之间的通信更加灵活方便。验证结果表明,这种新的架构设计是有效的。

基于WISHBONE总线的双向PCI高速传输接口设计

针对目前设计的PCI卡存在传输速度慢、复杂度高和购买PCI核价格昂贵的问题,提出了一种基于WISHBONE总线的PCI接口双向传输设计的新方案。系统采用开源的WISHBONE总线的PCI接口的IP核,设计了基于Xilinx Aritx-7系列FPGA芯片的PCI接口卡,该卡兼容5 V和3.3 V电平;采用DMA(直接内存存取)方式进行高速数据传输。实验表明,设计的PCI接口运行在主模式时,数据传输速率可达65×32 Mb/s,传输速率明显提升,且数据传输准确稳定,达到了设计目的,为高速PCI接口设计提供了一种新的思路。

基于FPGA的SDX总线与Wishbone总线接口设计

针对机载信息采集系统可靠性、数据管理高效性以及硬件成本的需求,介绍了基于硬件描述语言Verilog HDL设计的SDX总线与Wishbone总线接口转化的设计与实现,并通过Modelsim进行功能仿真,在QuartusⅡ软件平台上综合,最终在Altera公司的CycloneⅢ系列FPGA上调试。实验证明了设计的可行性。

Wishbone总线交易级建模

交易级建模在系统功能建模和验证方面可以增快速度,也可以加速仿真的速度并允许在高层次抽象中研究和确认设计中可供选择的模块。针对Wishbone片上总线协议,依据SystemC中接口方法调用的基本原理和交易级建模的方法,完成了Wishbone总线中共享总线的交易级建模,结果表明SystemC适合在交易级建模系统的行为和通信,交易级建模在仿真速度方面具有优势。