基于Wishbone总线结构的情景式IP核测试方案

随着集成电路技术的发展,IP核复用成为集成电路SOC设计的主流.该文通过对广泛应用于SOC设计中的Wishbone总线体系结构和国际上常用IP核测试方法的研究,提出一种基于Wishbone总线结构的情景式IP核测试方案.通过对该方案应用于实际项目后所产生实验数据的分析,证明这种IP核测试方案能大大降低系统层测试难度,加快系统层设计速度,并能显著提高测试激励效率和可观电路结构测试覆盖率.

基于共享总线结构的存储器内建自测试电路

随着片上系统处理的数据增多,数据存储器测试逻辑相应增加,在保证测试功能的同时减小测试电路面积是当下急需解决的问题。基于共享总线结构的存储器内建自测试(MBIST)电路,通过将多个存储器引脚信号进行复用的方式,对存储器进行层次化设计,将物理存储器拼接组成逻辑存储器模块,再整合多个逻辑存储器成为一个大的存储器集模块,MBIST控制器针对存储器集进行MBIST,从而减少测试逻辑数量以达到减小测试电路占用面积的目的。通过实验证明,该结构可以满足MBIST相关需求,相较于针对单颗存储器测试的传统MBIST电路面积减小了21.44%。该方案具有良好的实用性,可以为相关存储器测试设计提供参考。

双向AHB-WISHBONE总线桥的设计与验证

为了方便不同的IP(intellectual property)核的连接,针对AHB与WISHBONE这两种总线的广泛性,提出了一种双向AHB-WISHBONE总线桥的设计方法。介绍了这两种总线协议的特点和结构,阐述了AHB-WISHBONE总线桥的设计结构和实现方法。该方法难点在于AHB总线突发传输的实现,且支持多个AHB设备与多个WISHBONE设备之间的相互访问。使用Verilog语言在modelsim工具下进行了验证,仿真结果表明总线桥的设计符合要求。

基于Wishbone总线接口的LDPC码编码器设计

在传感器控制系统中,Wishbone是SOC的三大总线标准之一。文章采用可重构的方式设计了一种基于Wishbone总线的LDPC码编码器,可以运用到传感网的无线通讯中。该设计采用RU算法,减小了编码复杂度,将电路设计成流水线形式,可以根据编码器工作状态自适应地响应总线上的信号。对码率为1/2,码长为255、510和1023的信息码,其编码器电路在Xilinx Virtex2P系列FPGA上进行了验证,频率分别达到158、1601、66 MHz,增大了系统的吞吐率。

基于Wishbone SoC总线接口的高性能SDRAM控制器

介绍了一种基于Wishbone SoC总线接口的SDR SDRAM控制器的设计及在FPGA上的实现,对影响其性能的关键因素做了分析。与同类的设计相比,该控制器使用高性能、简单灵活、可复用性高的片上总线接口对SDRAM的控制命令进行了完全的封装,可以进行无限长的Wishbone总线猝发传输,并自动插入刷新操作,当一次传输跨越不同的Bank和Row时,自动插入等待周期并进行切换,可达到很高的存取效率。

SoC设计中WISHBONE片上总线的设计与开发

讨论了 WISHBONE片上总线的主要实现技术及其在 So C可重用设计中的主要作用 ,以及 WISHBONE体系结构在 So C中的应用 ,并以 EPStar1嵌入式微处理器中WISHBONE的设计与实现为例 ,说明了采用 WISHBONE片上总线实现 So C可重用设计的方法。

基于Wishbone片上总线的PCI Bridge核的研究和应用

讨论了PCI主桥的应用和Wishbone片上总线技术,详细介绍了基于Wishbone总线的PCI Bridge核的功能、内部结构和操作方式。实验证明,在PCI系统中使用PCI Bridge核进行开发设计,电路简洁,使用方便灵活。

基于WishBone总线Cache数据一致性方案

Cache数据一致性问题是多处理器系统中必须解决的一个难点。作者在开发LX-1164安全微处理器过程中对WishBone总线标准以及MOESI协议进行了深入研究,提出了一种基于WishBone总线的Cache数据一致性设计方案,对WishBone总线标准进行了扩充,实现了对MOESI协议支持。本设计采用SMIC公司的0.18um工艺标准单元库,经仿真测试在400MHz主频下达到设计要求。

基于总线结构的政务数据共享应用模型研究

[目的/意义]随着电子政务的发展,政府部门协作日趋频繁,政务数据共享成为必然趋势。传统的政务数据共享方式主要基于统一的数据中心,然而这种模式未能充分考虑部门权限、安全性等因素,使得政务数据共享仍然困难重重。[方法/过程]本文提出了一种基于总线结构的政务数据共享应用模型,模型使用统一的数据、接口、资源目录标准以及自主访问控制和权限管理模型,以期为政务数据共享提供支持。[结果/结论]相对传统的政务数据共享模型,该模型灵活的权限管理和统一的标准既可以较好地保障数据安全又能防止利益冲突造成的信息壁垒,同时又可以大大降低共享的资金、人力和时间成本。

可重用片上总线Wishbone的研究

通过对可重用片上总线的研究,详细介绍了SoC片上总线Wishbone的总线结构I、P连接方式、接口信号、数据传输方式及数据的组织顺序,最后对Wishbone总线的技术特征进行了总结,并对目前较有影响的3种总线进行了比较。

可靠通信网多总线结构的超图设计法

本文在处理机数和可靠度给定情况下，先构造出成本最小、连通性最好图即核度最小图；将此图作为一类超图的代表图，求得其中阶数最小及端口数最小的超图的对偶图；最后根据对偶图，作出其对应的成本最小、可靠性最高的多总线结构．

PCIX:一种新型的总线结构

介绍了新型总线结构PCI X采用的先进技术 ,如“寄存器到寄存器”通讯方式、特征段技术等。分析了系统的拓扑结构 ,尤其是平衡星型及平衡Y型结构 ,以及工艺上的革新所带来的性能上的大幅度的提高 ,指出PCI

一类容错多总线结构

多总线网络是并行/分布式系统的主要通信结构之一。本文研究每个处理机挂在两条总线上的多总线结构的容错设计问题,提出了一类具有很好的容错性和可扩充性的多总线结构。

移动公共agent请求总线结构(CARBA)

移动网络技术成为九十年代研究的热点,为了能在移动网络中开展分布式业务,技术界将中间件技术引入到 移动网络中.本文讨论了传统移动中间件——硬移动中间件的特征、协议,然后提出了软移动中间件的概念,并实现了 兼有硬移动、软移动特征的移动CARBA,并在最后给出实验与总结.

总线结构的模块化嵌入式实验平台设计与应用

为解决现有嵌入式教学实验平台扩展性和通用性差、仅适用于实验教学等问题,设计基于总线结构的模块化嵌入式实验平台。平台整合了物联网四层模型中的感知层和网络层硬件单元,将硬件单元按照功能模块化,提出基于CAN总线的模块化架构,并设计适用于该架构的通信协议,使平台在满足实验教学的同时,可应用于科研及实际项目。在实验教学应用中,平台训练了学生的基础技能和实践能力,培养了学生的协同创新能力、团队合作意识。在科研项目应用中,基于平台设计的模块化采集节点和网关节点经过性能测试和稳定性测试后,已投入实际使用。

高速互连总线结构中多平行传输线间的串扰分析与控制

随着数字芯片和系统的时钟频率不断提高,串扰成为高速互连系统设计、分析中不容忽视的严峻问题。为研究串行总线结构中多平行传输线间串扰的影响,分析了电信号传输时串扰产生的机理,采用信号完整性分析软件Hyperlynx,构建了三平行传输线串扰模型和总线电路模型,研究了不同模型中控制多平行传输线间串扰噪声的方法。仿真验证结果表明,增加传输线间距、减小介质层厚度、进行端接匹配可以明显减小平行传输线间的串扰。最后提出了减小总线电路模型中抑制串扰噪声干扰的相应措施。

基于WISHBONE片上总线的USB2.0设备控制器IP核的设计

随着SOC技术的广泛发展和USB协议的普遍应用,在芯片设计时嵌入USB设备控制器IP核变得越来越重要。WISHBONE片上总线为IP核的相互通信提供了一种更为简单灵活的实现方法。本文基于WISHBONE片上总线,设计了符合USB2.0协议的设备控制器IP软核,并通过仿真验证,符合设备使用要求。

一种基于软总线结构的通用网络管理平台的设计

介绍了一种基于软总线─ＣＯＲＢＡ ＯＲＢ通信总线结构的通用网络管理平台体系结构的设计。根据 ＴＭＮ所提供的各种管理业务，运用面向对象的建模技术．抽取公共的功能单元进行对象封装，变成可以插入ＯＲＢ总线的管理单元。这样通过网管平台开发管理业务的过程也就是组合管理单元生成管理组件的过程。

MCS-96主从式总线结构多机系统通信的研究

主从式总线结构是构造有主控结点的 MCS-96分布式多单片机系统的一种主要拓扑结构 ,文中分析了该系统中通信功能的实现方法 ,控讨了通信中同步问题、广播功能、数据转发。

基于Wishbone总线片上传感器控制系统的设计

该论文在对传统传感器节点结构的分析基础上，设计了一种基于Wishbone总线的传感器控制系统结构IP核，并在Xilinx Spantan3系列的FPGA芯片上进行了调试测试。论文首先设计了以SHT7X作为传感器模块和以CC2420作为无线通信模块的传感器节点控制系统架构，然后详细设计了系统各模块，包括MCU、各种接口模块和系统连接模块，这些模块均采用WISHBONE总线标准。最后对设计进行综合、实现和调试，结果显示该设计值占用了625个Slice，最高频率达78．740MHz。