基于Wishbone总线片上传感器控制系统的设计

该论文在对传统传感器节点结构的分析基础上，设计了一种基于Wishbone总线的传感器控制系统结构IP核，并在Xilinx Spantan3系列的FPGA芯片上进行了调试测试。论文首先设计了以SHT7X作为传感器模块和以CC2420作为无线通信模块的传感器节点控制系统架构，然后详细设计了系统各模块，包括MCU、各种接口模块和系统连接模块，这些模块均采用WISHBONE总线标准。最后对设计进行综合、实现和调试，结果显示该设计值占用了625个Slice，最高频率达78．740MHz。

用户自定义Wishbone片上总线IP自动生成系统的实现

Wishbone作为一种免费开放的SoC片上总线接口标准,当前有着十分广泛的应用。根据Wishbone的标准,使用Perl/Tk语言实现了一个用户自定义Wishbone总线的自动生成系统。它具有友好的GUI配置界面,简单易用,平台独立性较好。针对具体的应用,能灵活的配置Wishbone总线,自动生成不同语言风格的总线的IP模块,极大地提高了Wishbone总线IP的设计效率。

片上系统中WISHBONE/AMBA AHB总线桥的前端设计

介绍了一种高性能W ISHBONE/AMBA(先进的微处理机总线体系结构)AHB(AMBA高性能总线)总线桥的前端设计方法。通过对两种总线协议的分析得到设计方案,并使用硬件描述语言实现。仿真结果符合设计要求,在SM IC 0.18μm工艺下对电路进行综合,给出了综合后的面积和功耗结果。64位宽的总线桥占用芯片面积不足0.09 mm2,工作频率可以达到750 MHz以上。

基于Wishbone片上总线的PCI Bridge核的研究和应用

讨论了PCI主桥的应用和Wishbone片上总线技术,详细介绍了基于Wishbone总线的PCI Bridge核的功能、内部结构和操作方式。实验证明,在PCI系统中使用PCI Bridge核进行开发设计,电路简洁,使用方便灵活。

SoC设计中WISHBONE片上总线的设计与开发

讨论了 WISHBONE片上总线的主要实现技术及其在 So C可重用设计中的主要作用 ,以及 WISHBONE体系结构在 So C中的应用 ,并以 EPStar1嵌入式微处理器中WISHBONE的设计与实现为例 ,说明了采用 WISHBONE片上总线实现 So C可重用设计的方法。

可重用片上总线Wishbone的研究

通过对可重用片上总线的研究,详细介绍了SoC片上总线Wishbone的总线结构I、P连接方式、接口信号、数据传输方式及数据的组织顺序,最后对Wishbone总线的技术特征进行了总结,并对目前较有影响的3种总线进行了比较。

SoC片上系统总线分析与研究

随着IC制造技术的革新,基于IP核复用的片上系统设计日益成熟并得到广泛应用。为进一步标准化IP核间的互连规范,提高开发效率,各厂家和组织积极从事片上系统总线标准的制定工作,其中应用较为广泛的有ABMA总线、CoreConnect总线、Avalon总线及Wishbone总线。本文对以上总线标准的特性、系统组成和应用范围做了详细分析,展望了其发展前景。

基于片内WISHBONE总线的高速缓存一致性实现

基于IP可重用的设计方法,利用WISHBONE总线协议,把两个已成功开发出的具有自主知识产权的THUMP内核集成在一个芯片上,实现了片上多处理器FPGA。开发重点是实现基于片内WISHBONE总线的高速缓存一致性协议。

WISHBONE片上总线符号模型检测

随着多核体系结构的出现和普及,片上总线逐渐成为影响片上系统功能和性能的关键部件.因此,片上总线的验证成为片上系统设计中一个重要组成部分.模型检测作为一种主流的形式化验证方法,可以自动化穷举搜索系统行为以决定片上系统的设计是否满足设计规范.然而,模型检测受制于状态空间爆炸问题,且现有规范语言如计算树逻辑和线性时序逻辑等的描述能力有限.提出了一种基于命题投影时序逻辑的WISHBONE片上总线符号模型检测方法.该方法将以Verilog硬件描述语言实现的WISHBONE总线转化为以NuSMV模型检测工具的建模语言SMV描述的系统模型,使用命题投影时序逻辑描述WISHBONE总线期望的性质,通过PLSMC工具验证系统模型是否满足期望的性质.实验结果表明该方法能够有效验证WISHBONE片上总线的定性性质,以及时间敏感和迭代性等定量性质.

基于Wishbone片上总线的IP核的互联

以FPGA技术为基础,以Verilog HDL为载体,设计了遵守Wishbone片上总线规范的IP核接口,实现了片上系统的IP核互联。

片上总线WISHBONE在多媒体处理器SoC中的开发与设计

论文先简要论述了片上总线协议及其在可重用SoC设计中的主要作用,并以基于WISHBONE片上总线设计的Flash Memory控制器设计为例,说明基于WISHBONE片上总线的SoC的可重用设计方法的可行性、科学性。

基于Wishbone-PCI Bridge核的红外图像高速采集系统

论述了一种红外图像高速采集系统的原理、结构和特点。针对红外成像探测系统的应用要求,基于Wishbone片上总线和PCI总线技术,应用Wishbone-PCI Bridge的IP核在单片FPGA上设计实现了红外图像高速采集系统,解决了系统调试中探测器红外图像高速传输、实时显示与处理的问题。实验表明:红外图像高速采集系统应用方便、工作可靠,满足了性能指标要求。

Wishbone总线交易级建模

交易级建模在系统功能建模和验证方面可以增快速度,也可以加速仿真的速度并允许在高层次抽象中研究和确认设计中可供选择的模块。针对Wishbone片上总线协议,依据SystemC中接口方法调用的基本原理和交易级建模的方法,完成了Wishbone总线中共享总线的交易级建模,结果表明SystemC适合在交易级建模系统的行为和通信,交易级建模在仿真速度方面具有优势。

Wishbone总线与AMBA总线的比较

本文首先介绍片上系统(SoC)的基本概念及其特点,然后介绍OpenCores的Wishbone总线标准,以及ARM的AMBA总线标准,最后对两者在特性、功能、适用范围和维护等方面进行比较,并重点讨论AMBA总线的优点,为大家在IP核开发中总线选择提供一些参考。

用于SoC芯片启动和调试的SPI转AHB接口设计

阐述设计的SPI转AHB模块,创造性地结合SPI Slave接口和AHB总线主设备接口的两种协议,专门用于SoC芯片的启动和调试场景,在FPGA实测和实际流片项目中,均得到验证和实际应用。

基于Wishbone-PCI核的红外图像实时处理仿真平台

简要介绍了Wishbone片上总线技术和Wishbone-PCI桥核的功能、内部结构和操作方式。基于Wishbone-PCI桥核设计并实现了以FPGA为主处理器、以主机为从处理器的红外图像处理仿真平台。该仿真平台成功地解决了硬件仿真阶段注入原始红外图像数据流困难,无法实时对比图像处理前/后效果的问题,能针对具体的图像处理算法,通过简单、灵活地配置PCI桥核的总线接口,实现图像处理模块的无缝嵌入,并在主机端实时显示处理前/后的图像,极大地提高了红外图像处理算法的调试效率。

FPGA器件结构及系统集成研究

介绍了通用FPGA器件的结构和功能,阐述了基于FPGA器件设计的特殊性.采用SOPC技术,把一个由许多芯片组成的单片机系统集成到一块FPGA芯片上,对其功能进行了分析,结果表明:基于FPGA器件的设计可以简化电路,优化复杂电路的性能.

基于8051软核的SOPC系统设计与实现

介绍了基于IP的可重用的SOC设计方法;选用MC8051IP核为核心控制器,自主开发了UARTIP核、I2CIP核、USBIP核,采用Wishbone片上总线架构,集成了一个MCU系统;同时设计了针对此MCU系统的微机调试软件和硬件调试器,并实现了MCU系统的FPGA验证和整个系统的功能验证。设计中采用了开发8051行为模型的方式,缩短了系统仿真的时间;而USBIP核设计则采用双缓冲区结构,方便了系统集成,提高了传输速度。

多核堆栈处理器研究与设计

为满足日趋复杂的嵌入式环境对堆栈处理器和Forth技术的应用需求,在单核堆栈处理器模型研究的基础上,设计一种多核堆栈处理器模型。基于J1单核堆栈处理器模型,针对多核目标,增加计时器、中断等功能,形成新的L32单核堆栈处理器模型,并以该单核模型为内核,引入共享总线和十字开关互联方式的Wishbone总线、多端口存储器和面向多任务Forth系统的指令集,建立一种多核堆栈处理器模型L32-MC。利用该多核模型,在FPGA上实现4核和8核的L32-MC原型多核堆栈处理器。实验结果表明,4核和8核的L32-MC原型堆栈处理器满足高性能低功耗的多核处理器设计目标。

基于SOC的IIC总线IP核设计

该文详述了一种基于wishbone总线接口的IIC总线控制器IP核设计，给出了该IP核的系统接口以及各个子模块的详细设计方法，并对该IP核进行了仿真和验证。