Xilinx XC4000系列FPGA自动测试平台搭建

随着FPGA的发展,FPGA测试技术也得到了相应的发展。因为FPGA的结构和传统专用集成电路(ASIC)有着本质的区别,在FPGA中不能形成可测性设计电路,但它的可编程能力决定了其测试电路可以通过编程的方法来实现。本文讨论了Xilinx XC4000系列FPGA中CLB资源和互连资源的自动测试方法。而且提出了一种新的测试资源坐标定位方法,使得由软件仿真向器件真实测试取得了突破。并搭建了硬件测试平台。

XC4000电路设计技巧

分析XC4000的主要特点和资源分布,以及从中获得最佳设计性能、改善XC4000设计的速度和密度、提高性能价格比的手段。

XC4000的电路设计研究

剖析ＸＣ４０００系列现场可编程门阵列集成电路芯片的结构特点，研究在电路设计过程中资源的合理配置与利用。

CEVA发布低功耗DSP架构CEVA—XC4000，适用于最广泛的先进无线标准

2012年5月22日，硅产品知识产权（SIP）平台解决方案和数字信号处理器（DSP）内核授权厂商CEVA公司宣布推出完全可编程的低功耗DSP架构框架CEVA—XC4000，支持用于蜂窝、Wi-Fi、DTV、白色空间等应用的最严苛的通信标准。以LTE—A处理为例，CEVA-XC4000的性能相比CEVA—XC323DSP提高了5倍，而功耗降低了50％。

CEVA发布低功耗DSP架构CEVAXC4000

CEVA公司推出完全可编程的低功耗DSP架构CEVA—XC4000，支持用于蜂窝、Wi—Fi、DTV、白色空间（whitespace）等应用的最严苛的通信标准。CEVA—XC4000架构以其大获成功的上一代产品为基础，利用创新性指令集以软件方式实现了通常只能由专用硬件完成的高度复杂的基带处理，并树立了新的功耗里程碑。以LTE—A处理为例，CEVA—XC4000的性能相比CEVA—XC323DSP提高了5倍，而功耗降低了50％。

用XC4000系列芯片设计同步FIFO存储器

本文描述基于双口RAM的同步FIFO存储器设计。双口RAM是采用可编程逻辑XC4000系列器件中的双口RAM，同步FIFO设计使用公共读/写时钟信号。

CEvA-XC4000：DSP架构框架

CEVA公司推出完全可编程的低功耗DSP架构框架CEVA．XC4000，支持用于蜂窝、W1-Fi、DTV、白色空间等应用的严苛的通信标准。CEVA-XC4000架构以其上一代产品为基础，利川创新性指令集以软件方式实现了通常只能由专川硬件完成的高度复杂的基带处理。CEVA-XC4000架构为一个系列．

CEVA宣布为其CEVA-XCD SP系列提供TD-SCDMA软件IP

硅产品知识产权（SIP）平台解决方案和数字信号处理器（DSP）内核授权厂商CEVA公司宣布，为CEVA—XC系列DSP内核提供经全面优化的TD—SCDMA软件库，包括最新发布的CEVA—XC4000系列DSP内核。