基于FPGA的高速伪随机序列发生器设计

随着现代通信系统处理的最大数据速率的不断提高,需要高速的伪随机测试信号发生器。通过对m序列生成原理的研究,提出了一种基于FPGA的高速伪随机序列产生的方法。该方法基于m序列的采样定理和移位相加性,并行产生多组初始相位不同的m序列,最后通过模2加法器获得高速的m序列。从m序列的基本原理出发,给出了实现该高速m序列发生器的硬件设计,并用ModelSim软件对其进行仿真。实验结果表明,使用该方法实现的伪随机序列发生器,结构简单、速度快。

基于PCI Express接口的数据传输卡设计

PCI Express总线与PCI总线相比,由并行变为串行,并且在PCIe系统架构中,组件之间采用点对点的连接方式,这样保证了各组件有自己的独立连接通道,而且具有高带宽且在软件层可以与PCI兼容的优点,现在得到越来越广泛的应用。本设计中采用了Xilinx公司的xc5vlx50t-3ff665,使用了其内嵌的Endpoint Block Plus for PCI Express v1.6集成端点核,实现一个基于IP核的PCI Express总线接口,实现了与主机间的数据传输,经过测试,达到了要求。

基于Virtex-5的PCI-Express总线接口设计和实现

本文描述了第三代通用I/O总线PCI-Express产生的背景,分析了PCI-Express总线的主要特点及体系结构。同时描述了在Xilinx公司的Virtex5系列的XC5VLX50T FPGA芯片上实现PCI-Express x4总线的设计并进行的相应传输速率的测试。