期刊文献+
共找到37篇文章
< 1 2 >
每页显示 20 50 100
XOR和XNOR门的神经网络
1
作者 刘永才 《计算机学报》 EI CSCD 北大核心 1992年第10期791-796,共6页
M.L.Bushnell教授在[1]中分别给出了一个XOR和XNOR门的神经网络.本文推广了他的结果,给出了XOR和XNOR门的所有部分对称和全对称神经网络.从而,拓广了神经网络在电路模拟和自动故障模型生成中的应用范围.
关键词 神经网络 xnor xor
下载PDF
XOR和XNOR门的神经网络
2
作者 刘永才 《自然杂志》 1991年第10期794-795,共2页
1988年,M.L.Bushnell等在CAD国际会议上首次提出门电路的神经网络,并给出了基本门电路NOT、AND、OR、NAND和NOR的神经网络。最近。
关键词 神经网络 xnor xor NAND 输入神经元 能量函数 并行计算机 测试生成 逻辑电路 对称型
下载PDF
Voltage Controlled Ring Oscillator Design with Novel 3 Transistors XNOR/XOR Gates
3
作者 Manoj Kumar Sandeep Kumar Arya Sujata Pandey 《Circuits and Systems》 2011年第3期190-195,共6页
In present work, improved designs for voltage controlled ring oscillators (VCO) using three transistors XNOR/XOR gates have been presented. Supply voltage has been varied from [1.8 - 1.2] V in proposed designs. In fir... In present work, improved designs for voltage controlled ring oscillators (VCO) using three transistors XNOR/XOR gates have been presented. Supply voltage has been varied from [1.8 - 1.2] V in proposed designs. In first method, the VCO design using three XNOR delay cells shows frequency variation of [1.900 - 0.964] GHz with [279.429 - 16.515] μW power consumption variation. VCO designed with five XNOR delay cells shows frequency variation of [1.152 - 0.575] GHz with varying power consumption of [465.715 - 27.526] μW. In the second method VCO having three XOR stages shows frequency variation [1.9176 - 1.029] GHz with power consumption variation from [296.393 - 19.051] μW. A five stage XOR based VCO design shows frequency variation [1.049 - 0.565] GHz with power consumption variation from [493.989 - 31.753] μW. Simulations have been performed by using SPICE based on TSMC 0.18μm CMOS technology. Power consumption and output frequency range of proposed VCOs have been compared with earlier reported circuits and proposed circuit’s shows improved performance. 展开更多
关键词 CMOS DELAY CELL Low Power VCO xor and xnor GATES
下载PDF
基于XOR和量子傅里叶变换的多量子图像秘密共享方案 被引量:1
4
作者 钱学行 徐光宝 姜东焕 《数学建模及其应用》 2023年第3期50-58,共9页
安全的图像数据共享是无线网络中一个值得探索的课题.本文提出了一种基于异或(XOR)和量子傅里叶变换的多量子图像秘密共享方案.在共享过程中,首先,通过XOR运算操作对一个量子秘密图像进行预处理;其次,通过哈希函数生成的密钥对这些图像... 安全的图像数据共享是无线网络中一个值得探索的课题.本文提出了一种基于异或(XOR)和量子傅里叶变换的多量子图像秘密共享方案.在共享过程中,首先,通过XOR运算操作对一个量子秘密图像进行预处理;其次,通过哈希函数生成的密钥对这些图像做进一步处理;最后,通过执行量子傅里叶变换(QFT)得到一个共享图像.在恢复阶段,只有当所有参与者都在场时,秘密图像才能被恢复.同时给出了实现该秘密共享方案的量子线路图.实验结果表明,该方法在共享过程和恢复过程中都具有良好的安全性.此外,该方法在共享图像生成和秘密图像恢复方面的计算复杂度较低. 展开更多
关键词 多量子图像秘密共享 异或运算 量子乘法运算 量子傅里叶变换 哈希函数 量子线路图
下载PDF
基于XMG的乘法器电路等价性验证算法
5
作者 朱柏成 储著飞 +2 位作者 潘鸿洋 王伦耀 夏银水 《计算机辅助设计与图形学学报》 EI CSCD 北大核心 2024年第3期443-451,共9页
组合电路等价性验证是数字集成电路设计自动化(EDA)中的重要部分,随着算术电路在现代计算机系统中的占比逐渐增大,传统的等价性验证算法在验证多比特算术电路,尤其是乘法器电路时面临挑战.对此,提出一种基于XOR-Majority Graph(XMG)逻... 组合电路等价性验证是数字集成电路设计自动化(EDA)中的重要部分,随着算术电路在现代计算机系统中的占比逐渐增大,传统的等价性验证算法在验证多比特算术电路,尤其是乘法器电路时面临挑战.对此,提出一种基于XOR-Majority Graph(XMG)逻辑表示的组合电路等价性验证算法.首先将2个待验证电路构建成的联接(Miter)电路进行XMG逻辑重写;然后在等价性一致的前提下对XMG的节点个数和逻辑深度进行逻辑重写优化;最后调用布尔可满足性(SAT)求解器和仿真器进行验证,得到最终等价性验证结果.实验结果表明,与ABC,Lingeling等工具相比,所提算法在验证时间上实现了平均489倍、最高1472倍的加速. 展开更多
关键词 逻辑综合 等价性验证 乘法器电路 异或-多数逻辑图
下载PDF
基于新型极性转换技术的XNOR/OR电路面积优化 被引量:5
6
作者 张会红 汪鹏君 俞海珍 《电子与信息学报》 EI CSCD 北大核心 2012年第7期1767-1772,共6页
极性转换是Reed-Muller(RM)逻辑电路优化的基本环节,该操作的具体数量随电路规模增长而增加,其速度直接影响整体优化算法的效率。针对RM电路的XNOR/OR实现形式,推导电路面积优化的数学模型;结合当前极性转换算法的优势,提出一种新型极... 极性转换是Reed-Muller(RM)逻辑电路优化的基本环节,该操作的具体数量随电路规模增长而增加,其速度直接影响整体优化算法的效率。针对RM电路的XNOR/OR实现形式,推导电路面积优化的数学模型;结合当前极性转换算法的优势,提出一种新型极性转换技术;根据新型极性转换的特点,构建适用于较大规模XNOR/OR电路的面积优化算法。实验结果表明,与已有极性转换方法相比,所提新型极性转换技术能明显改善XNOR/OR电路面积优化的效率。 展开更多
关键词 xnor/OR电路 极性转换 面积优化
下载PDF
GA-DTPSO算法及其在混合极性XNOR/OR电路面积优化中应用 被引量:7
7
作者 俞海珍 蒋志迪 +1 位作者 汪鹏君 厉康平 《计算机辅助设计与图形学学报》 EI CSCD 北大核心 2015年第5期946-952,共7页
针对n变量Reed-Muller(RM)逻辑函数具有3n个混合极性,对应着3n个繁简不同展开式的问题,提出一种遗传算法——离散三值粒子群优化(GA-DTPSO)算法对电路面积进行优化.首先根据RM电路的XNOR/OR实现形式,建立混合极性XNOR/OR电路面积优化的... 针对n变量Reed-Muller(RM)逻辑函数具有3n个混合极性,对应着3n个繁简不同展开式的问题,提出一种遗传算法——离散三值粒子群优化(GA-DTPSO)算法对电路面积进行优化.首先根据RM电路的XNOR/OR实现形式,建立混合极性XNOR/OR电路面积优化的数学模型和改进混合极性XNOR/OR电路极性转换方法;然后在遗传算法中引入粒子群算法的搜索机制,结合混合极性的特点提出GA-DTPSO算法;最后利用GA-DTPSO算法进行混合极性XNOR/OR电路面积最佳极性搜索,得到面积最优的XNOR/OR电路.通过对14个MCNC和ISCAS基准电路进行测试的结果表明,该算法能有效地提高混合极性XNOR/OR电路面积优化效果. 展开更多
关键词 混合极性xnor/OR电路 极性转换 粒子群优化算法 面积优化
下载PDF
基于DTPSO算法的混合极性XNOR/OR电路功耗优化 被引量:4
8
作者 俞海珍 汪迪生 汪鹏君 《电路与系统学报》 北大核心 2013年第1期11-16,共6页
通过对混合极性XNOR/OR展开式和CMOS电路动态功耗模型的研究,提出一种适合中大规模混合极性XNOR/OR电路的功耗优化算法。首先根据电路的静态逻辑实现形式,建立混合极性XNOR/OR电路功耗估计模型;然后改进快速列表技术以实现XNOR/OR电路... 通过对混合极性XNOR/OR展开式和CMOS电路动态功耗模型的研究,提出一种适合中大规模混合极性XNOR/OR电路的功耗优化算法。首先根据电路的静态逻辑实现形式,建立混合极性XNOR/OR电路功耗估计模型;然后改进快速列表技术以实现XNOR/OR电路的混合极性转换;再结合离散二值粒子群算法和机率转换法则,将离散三值粒子群优化(Discrete Ternary Particle Swarm Optimization,DTPSO)算法应用于混合极性XNOR/OR电路的最佳极性搜索,实现电路低功耗优化;最后对14个PLA格式MCNC Benchmark电路进行测试,结果表明:与已有的方法相比,该优化算法搜索到的混合极性XNOR/OR电路最佳极性,其对应的电路功耗平均节省53.98%,搜索速度得到明显提高。 展开更多
关键词 DTPSO算法 混合极性xnor OR电路 功耗优化 极性转换
下载PDF
基于量子遗传算法的XOR/AND电路功耗和面积优化 被引量:1
9
作者 汪鹏君 吴文晋 +2 位作者 张小颖 王伶俐 陈耀武 《浙江大学学报(工学版)》 EI CAS CSCD 北大核心 2009年第11期1982-1987,共6页
通过研究量子遗传算法、XOR/AND逻辑展开式及其对应电路的功耗和面积关系,提出一种基于量子遗传算法的单输出XOR/AND电路功耗和面积同时优化的算法.从量子比特、量子叠加态的概念出发,结合XOR/AND电路的功耗估计模型,以XOR/AND门电路数... 通过研究量子遗传算法、XOR/AND逻辑展开式及其对应电路的功耗和面积关系,提出一种基于量子遗传算法的单输出XOR/AND电路功耗和面积同时优化的算法.从量子比特、量子叠加态的概念出发,结合XOR/AND电路的功耗估计模型,以XOR/AND门电路数衡量电路面积,利用染色体编码、适应度函数构造和量子旋转门调整等方法,有效实现了功耗和面积的折中.将提出算法与遍历算法和整体退火遗传算法进行比较,结果表明该算法高效、稳定、收敛速度快.对较大规模电路的测试结果表明,该算法的优化结果与极性为零时的XOR/AND电路相比,功耗和面积平均节省了81.7%和54.7%. 展开更多
关键词 量子遗传算法 xor/AND 逻辑展开式 单输出电路 功耗和面积优化
下载PDF
High performance integrated photonic circuit based on inverse design method 被引量:6
10
作者 Huixin Qi Zhuochen Du +3 位作者 Xiaoyong Hu Jiayu Yang Saisai Chu Qihuang Gong 《Opto-Electronic Advances》 SCIE EI CAS 2022年第10期22-34,共13页
The basic indexes of all-optical integrated photonic circuits include high-density integration,ultrafast response and ultralow energy consumption.Traditional methods mainly adopt conventional micro/nano-structures.The... The basic indexes of all-optical integrated photonic circuits include high-density integration,ultrafast response and ultralow energy consumption.Traditional methods mainly adopt conventional micro/nano-structures.The overall size of the circuit is large,usually reaches hundreds of microns.Besides,it is difficult to balance the ultrafast response and ultra-low energy consumption problem,and the crosstalk between two traditional devices is difficult to overcome.Here,we propose and experimentally demonstrate an approach based on inverse design method to realize a high-density,ultrafast and ultra-low energy consumption integrated photonic circuit with two all-optical switches controlling the input states of an all-optical XOR logic gate.The feature size of the whole circuit is only 2.5μm×7μm,and that of a single device is 2μm×2μm.The distance between two adjacent devices is as small as 1.5μm,within wavelength magnitude scale.Theoretical response time of the circuit is 150 fs,and the threshold energy is within 10 fJ/bit.We have also considered the crosstalk problem.The circuit also realizes a function of identifying two-digit logic signal results.Our work provides a new idea for the design of ultrafast,ultra-low energy consumption all-optical devices and the implementation of high-density photonic integrated circuits. 展开更多
关键词 all-optical integrated photonic circuit inverse design all-optical switch all-optical xor logic gate
下载PDF
固定极性XNOR/OR电路多目标优化研究
11
作者 万凯 俞海珍 +1 位作者 史旭华 闫盼盼 《无线通信技术》 2018年第4期40-45,共6页
针对于固定极性XNOR/OR电路中多目标优化的问题,本文提出一种基于离散多目标粒子群优化(Discrete Multi-Objective Particle Swarm Optimization, DMOPSO)算法的求解方法。首先根据固定极性XNOR/OR电路的表达式特点,建立面积和功耗模型... 针对于固定极性XNOR/OR电路中多目标优化的问题,本文提出一种基于离散多目标粒子群优化(Discrete Multi-Objective Particle Swarm Optimization, DMOPSO)算法的求解方法。首先根据固定极性XNOR/OR电路的表达式特点,建立面积和功耗模型,构建了多目标决策函数,然后结合极性转换算法和DMOPSO算法,对电路进行最优极性搜索,来获取电路面积和功耗的Pareto最优解集,最后对PLA格式MCNC Benchmark电路进行测试DPSO算法进行实验对比,结果验证了算法的有效性。 展开更多
关键词 固定极性xnor/OR电路 DMOPSO 面积和功耗模型
下载PDF
Single-Bit Comparator in Quantum-Dot Cellular Automata (QCA) Technology Using Novel QCAXNOR Gates
12
作者 Ali Hussien Majeed Mohd Shamian Zainal +1 位作者 Esam Alkaldy Danial Md.NorNor 《Journal of Electronic Science and Technology》 CAS CSCD 2021年第3期263-273,共11页
To fill the continuous needs for faster processing elements with less power consumption causes large pressure on the complementary metal oxide semiconductor(CMOS)technology developers.The scaling scenario is not an op... To fill the continuous needs for faster processing elements with less power consumption causes large pressure on the complementary metal oxide semiconductor(CMOS)technology developers.The scaling scenario is not an option nowadays and other technologies need to be investigated.The quantum-dot cellular automata(QCA)technology is one of the important emerging nanotechnologies that have attracted much researchers’attention in recent years.This technology has many interesting features,such as high speed,low power consumption,and small size.These features make it an appropriate alternative to the CMOS technique.This paper suggests three novel structures of XNOR gates in the QCA technology.The presented structures do not follow the conventional approaches to the logic gates design but depend on the inherent capabilities of the new technology.The proposed structures are used as the main building blocks for a single-bit comparator.The resulted circuits are simulated for the verification purpose and then compared with existing counterparts in the literature.The comparison results are encouraging to append the proposed structures to the library of QCA gates. 展开更多
关键词 NANOTECHNOLOGY quantum-dot cellular automata(QCA) QCA comparator xnor gate xor gate
下载PDF
Modeling the Spike Response for Adaptive Fuzzy Spiking Neurons with Application to a Fuzzy XOR
13
作者 A.M.E.Ramírez-Mendoza 《Computer Modeling in Engineering & Sciences》 SCIE EI 2018年第6期295-311,共17页
A spike response model(SRM)based on the spikes generator circuit(SGC)of adaptive fuzzy spiking neurons(AFSNs)is developed.The SRM is simulated in MatlabTM environment.The proposed model is applied to a configuration o... A spike response model(SRM)based on the spikes generator circuit(SGC)of adaptive fuzzy spiking neurons(AFSNs)is developed.The SRM is simulated in MatlabTM environment.The proposed model is applied to a configuration of a fuzzy exclusive or(fuzzy XOR)operator,as an illustrative example.A description of the comparison of AFSNs with other similar methods is given.The novel method of the AFSNs is used to determine the value of the weights or parameters of the fuzzy XOR,first with dynamic weights or self-tuning parameters that adapt continuously,then with fixed weights obtained after training,finally with fixed weights and a dynamic gain or self-tuning gain for a fine adjustment of amplitude. 展开更多
关键词 SPIKE RESPONSE model SPIKES generator circuit FUZZY xor adaptive FUZZY spiking NEURON learning algorithm FUZZY NEURON self-tuning
下载PDF
基于交替量子随机行走的高维量子图像加密模型
14
作者 柯祉衡 宋佳宝 +3 位作者 王一诺 王浩文 王淑梅 马鸿洋 《电子科技大学学报》 EI CAS CSCD 北大核心 2023年第6期809-817,共9页
图像加密是保证数字图像在互联网上进行安全传输的关键环节。文中提出了一种基于交替量子随机行走(AQW)与异或操作的彩色量子图像加密算法。首先,对原始彩色图像进行彩色量子图像表示法(NCQI)表示,构建量子线路,利用受控AQW生成的二进... 图像加密是保证数字图像在互联网上进行安全传输的关键环节。文中提出了一种基于交替量子随机行走(AQW)与异或操作的彩色量子图像加密算法。首先,对原始彩色图像进行彩色量子图像表示法(NCQI)表示,构建量子线路,利用受控AQW生成的二进制概率矩阵构建量子异或矩阵,完成对原始量子图像的加密操作,解密过程是加密过程的逆过程。AQW的初始条件是保证量子图像加密算法安全性的关键。通过对提出的加密模型进行经典计算机上的仿真实验,验证了该量子图像加密模型的安全性。 展开更多
关键词 AQW NCQI 量子异或操作 量子图像加密 量子线路
下载PDF
CMOS异或电路的设计与应用 被引量:1
15
作者 吴孙桃 慈艳柯 +1 位作者 纪安妮 郭东辉 《半导体技术》 CAS CSCD 北大核心 2002年第8期21-24,34,共5页
设计了四种CMOS“异或”单元电路,通过模拟仿真分析了它们各自的性能特点,并讨论了它们在奇偶检测电路、微处理器系统加法器电路以及单片机全加电路等设计中的不同应用。
关键词 CMOS 异或电路 电路仿真 单元库 集成电路
下载PDF
高性能全加器设计技术研究 被引量:2
16
作者 周德金 孙锋 于宗光 《电子与封装》 2008年第1期29-32,共4页
文章讨论几种全加器的设计,并设计了一种基于数据选择器的全加器。通过HSPICE仿真,与其他结构的全加器进行比较,结果表明基于数据选择器的全加器在功耗与速度上比其他结构的全加器有较大提高。
关键词 全加器 同或-异或 数据选择器
下载PDF
RTD多值逻辑(MVL)电路 被引量:1
17
作者 郭维廉 《微纳电子技术》 CAS 北大核心 2009年第1期10-15,共6页
RTD具有双稳和自锁特性,用RTD构成电路可节省大量器件,这一优点在构建多值逻辑电路(MVL RTD)时显得尤为突出。在引用"遏止"概念的基础上介绍了几种典型的MVL RTD电路,包括多幅输入脉冲信号具有选幅功能的文字逻辑门、能提供... RTD具有双稳和自锁特性,用RTD构成电路可节省大量器件,这一优点在构建多值逻辑电路(MVL RTD)时显得尤为突出。在引用"遏止"概念的基础上介绍了几种典型的MVL RTD电路,包括多幅输入脉冲信号具有选幅功能的文字逻辑门、能提供三个不同电平输出的三态反相器、将一输入斜坡电压信号变成脉冲输出信号的折线量化器等电路;用"遏止"概念分析了异或门电路的工作原理。 展开更多
关键词 RTD MVL电路 RTD异或门 文字逻辑门 三态反相器 折线量化器 “遏止”概念
下载PDF
基于“异或”门的组合逻辑化简CAD
18
作者 王爱学 李春生 +1 位作者 文必龙 王东 《大庆石油学院学报》 EI CAS 北大核心 1997年第4期53-56,共4页
“异或”门电路目前已作为基本门电路使用,但组合逻辑电路CAD大多采用以“与非”、“或非”等为基本器件的设计技术。基于“异或”门的组合逻辑化简CAD发展了传统的设计方法,把“异或”门作为基本逻辑门,研究出计算机自动逻辑... “异或”门电路目前已作为基本门电路使用,但组合逻辑电路CAD大多采用以“与非”、“或非”等为基本器件的设计技术。基于“异或”门的组合逻辑化简CAD发展了传统的设计方法,把“异或”门作为基本逻辑门,研究出计算机自动逻辑设计的实用方法。对于某些逻辑设计,进一步简化了电路,使电路成本降低,可靠性提高,同时减少了门电路的级数,提高了电路的工作速度。 展开更多
关键词 组合逻辑电路 门电路 异或门电路 CAD
下载PDF
对偶算子的第一移位律与第二移位律和布尔代数的运算规律 被引量:1
19
作者 史天治 《巢湖学院学报》 2007年第6期25-29,共5页
该文提出和区分了对偶算子(也即非号)的第一移位律和第二移位律。第一移位律实际上指对偶原理,它是一个普遍的逻辑规律;第二移位律是适用于仅包含同或和异或两种运算的布尔代数表达式,这种表达式称为同或异或表达式。文中还讨论了布尔... 该文提出和区分了对偶算子(也即非号)的第一移位律和第二移位律。第一移位律实际上指对偶原理,它是一个普遍的逻辑规律;第二移位律是适用于仅包含同或和异或两种运算的布尔代数表达式,这种表达式称为同或异或表达式。文中还讨论了布尔代数的运算规律和运算次序。布尔代数的运算次序应是:括号、非、同或/异或、与、或。简单列举法是证明布尔代数恒等式的简便方法。 展开更多
关键词 布尔代数 对偶原理 对偶算子 移位律 运算规律 同或异或表达式 简单列举法
下载PDF
基于标准格的层次全同态签名
20
作者 欧阳卫平 马春光 +1 位作者 李增鹏 杜刚 《哈尔滨工程大学学报》 EI CAS CSCD 北大核心 2017年第5期766-770,共5页
为了支持任意电路上签名数据同态运算,本文利用陷门采样技术,基于与门和异或门构造了一个只受电路深度和安全参数影响的层次全同态签名方案。电路生成的新签名具有公开可验证性,新签名尺寸与电路尺寸以及原签名数据的尺寸无关。方案在... 为了支持任意电路上签名数据同态运算,本文利用陷门采样技术,基于与门和异或门构造了一个只受电路深度和安全参数影响的层次全同态签名方案。电路生成的新签名具有公开可验证性,新签名尺寸与电路尺寸以及原签名数据的尺寸无关。方案在标准模型下基于格上最短整数解困难问题可证安全。用户可以在不知道私钥的情况下进行指定签名集合中签名的层次全同态运算,已有的研究还主要集中在线性同态方案和多项式同态方案。 展开更多
关键词 签名 层次全同态 不可伪造 任意电路 与门 异或门
下载PDF
上一页 1 2 下一页 到第
使用帮助 返回顶部