NH—370BT高亮度雷达XY座标转换电路设计

介绍利用微处理器将船用导航雷达中极座标制式的扫描信号转换为XY座标制式信号 ,以便于进行高亮度显示。

ARM并行阵列机中的路由器设计

针对ARM并行阵列机结构,提出了与之相适应的通信结构,采用4个路由器完成16个处理器内核之间的通信,有效地节约了面积.该路由器采用基于数据包交换的片上网络通信方式,内部运用缓存机制、经典的XY路由算法和专用的仲裁策略再加入数据多播,且处理器选用低功耗、高性能的ARM内核,通过采用以上机制能够有效降低数据传播延迟和功耗.实验结果表明采用该方案设计的路由器时钟频率最高可达406.009 MHz,能够满足该ARM阵列机对于通信速率的要求.

基于高速数据采集的NoC路由器设计

针对NoC数据处理量越来越大,确定性算法在数据量较大时,数据包传输延迟增大,而简单的自适应算法占用过多的片上资源等问题,将改进XY自适应算法应用在片上网络中,节点设计基于2D_Mesh拓扑结构、虚通道技术的虫洞交换模式.采用VerilogHdl语言完成NoC路由节点中各个模块的设计,并在Modelsim软件上进行仿真,最终在FPGA上实现NoC路由器功能.实验结果表明,设计的路由器能够满足高速数据的处理,且不会有延迟、死锁等问题的发生.

一种分析缓存优化下mesh延时与吞吐量性能的数学方法

片上网络被广泛讨论用于解决大规模片上系统的互连问题。为了满足一定的应用,分析片上网络的性能是必需的。对片上网络的性能分析需要高效而精确的数学分析方法,从而弥补利用系统仿真进行性能分析的低效率。因此本文针对缓存优化下单虚通道的mesh结构提出了一种基于概率分析的数学方法来求其在XY路由下的平均延时及最大吞吐量性能,最后利用系统仿真验证了此方法的准确性。

基于多核系统的2D-Mesh片上网络的设计研究

针对传统总线系统架构的缺点,为提高多核系统性能,设计了一个2D-Mesh Network-on-chip(NoC)片上网络,通过片上网络中的路由器来连接芯片上的各个处理器核,实现核间通信.2D-Mesh拓扑结构、电路交换技术和XY路由算法保证了系统的延迟和吞吐量,硬件设计语言Verilog HDL物理实现NoC.利用Altera公司的FPGA开发板对本文设计的片上网络NoC进行测试,测试结果表明本文所设计的片上网络是正确的,能有效的完成系统通信.

基于2D-Mesh结构的NOC buffer深度研究

NOC（network-on-chip）设计中,最重要的问题是如何提高NOC的性能并减小延时。通讯网络中的的节点结构对NOC的性能和延时有着重要影响。而其中通讯节点虚拟通道的buffer深度尤为关键。通过NIRGAM（NOC Interconnect Routing and Ap plication Modeling）仿真器对一个基于XY路由算法的3×4的2D-Mesh结构NOC进行研究。分析结果表明：通讯节点虚拟通道的输入FIFO（First-In-Fist-Out）的buffer深度大于等于6时,NOC即得到优化。而该buffer深度为6到16时,优化效果并不理想。

NOC基于2D MESH的路由算法的比较

NOC设计的目的就是从体系结构上解决片上通信的瓶颈问题和时钟问题,片上网络的每条传输路径都包含若干路由器,经过每个路由器都要消耗数个时钟周期,当网络拥塞时,包传输会产生更大的延时,因此采用合适的路由算法来达到延时、吞吐率等的平衡是关键。本文使用NIRGAM仿真器对XY和OE两种算法在4×4的MESH拓扑上进行算法研究,结果显示OE算法的吞吐率和包延时的比值是2.5358,比XY路由算法的比值2.1126大,因此OE路由算法更适用于Mesh拓扑。