一种CMOS芯片抗闩锁电路设计

阐述了CMOS芯片内部产生“闩锁”效应的机理及其危害;提出了一种CMOS芯片外围保护电路的设计方法,目的在于尽量避免CMOS芯片发生“闩锁效应”而被烧坏。对电路的拓扑形式及各部分的功能进行了详细的描述,CMOS外围保护电路进行设计完善后,CMOS芯片使用情况良好,未再发生过类似故障。

FPGA配置片反熔丝PROMs加速器地面单粒子效应特性研究

针对0.13μm CMOS(Complementary Metal-Oxide-Semiconductor)体硅外延工艺下FPGA(Field Programmable Gate Arrays)配置片反熔丝PROM(Programmable-Read-Only-Memory)进行了单粒子效应(Single Event Effects SEEs)的加速器地面模拟试验研究。以PROM的存储容量、数据类型和工艺差异性为研究变量,考核与验证其在不同种类和能量粒子入射的系列性加速器地面SEEs模拟试验。研究结果表明,相对于8 Mbits PROM而言,空片16 Mbits PROM抗辐射性能最优,且从翻转饱和截面上说,16 Mbits的PROM具备更高的可靠性,优于国外同系列的芯片类型,试验用PROM芯片的单粒子锁定阈值99.0 Me V·cm2/mg。另一方面,研究0.13μm CMOS普通与深阱工艺技术下PROM芯片单粒子翻转效应异同性的实验数据表明,在高LET(Linear Energy Transfer)处的两者抗辐射性能并无明显变化,但是低LET处(LET翻转阈值)的加固效果较为明显,即抗辐射技术能力主要体现在LET翻转阈值的提升而非翻转截面的减小。