基于FPGA和LabWindows的音频DAC测试方案开发与实现

电子设备集成度的提高对于音频集成电路生产和测试等环节的要求越来越高,尤其是音频数模转换器(Digital to Analog Converter,DAC),本质上为数模混合信号电路,采用数模混合信号自动化测试设备(Automatic Test Equipment,ATE)价格昂贵,而采用传统自动测试仪测试覆盖率低、测试时间长,导致这类电路的测试成本较高且测试产能不足。介绍了一种基于现场可编程门阵列(Field Programmable Gate Array,FPGA)和LabWindows的音频DAC电路测试方案,硬件上用FPGA实现音频测试所需的直接数字频率合成(Direct Digital Frequency Synthesizers,DDFS)模块,软件上通过运用LabWindows自带的采样、加窗、快速傅里叶变换(Fast Fourier Transform,FFT)等数字信号处理函数,快速准确地测试各项模拟参数,并在用户界面(User Interface,UI)显示测试值和后台保存测试数据。

多比特量化的音频DAC中模拟电路的设计

设计了一个高精度、低功耗音频Σ-Δ数模转换器(DAC)中的模拟部分电路.该DAC采用4 bit量化,不仅增强了调制器的稳定性,减小了功耗和占用面积,而且降低了系统对后端低通滤波器的要求.讨论了电路各模块的实现方法,并详述了开关电容、带隙基准源等产生非线性的关键模块的设计技术.基于SMIC 0.18μm混合信号CMOS工艺进行了流片验证,测试结果表明:芯片最大信噪失真比达89 dB,动态范围为96 dB,总功耗为19.1mW,其中不含缓冲器的功耗仅9.1 mW,样片良率为90%,实现了高精度、低功耗的性能.

高精度∑-△音频DAC省面积插值器的设计与ASIC实现

介绍了一种用于∑-△音频DAC中能有效节省面积的插值器设计与ASIC实现方法。阐述了插值器的基本原理及常用设计方法。针对单级多倍插值器电路硬件消耗较大的问题,提出了4级级联多倍插值器结构和串行计算的电路架构。采用Synopsys和Cadence公司的EDA工具进行了完整的硬件电路设计、仿真和版图设计。芯片留片采用VIS公司3.3V,0.35#m的CMOS工艺。

滤波器在音频DAC测试中的应用

本文给出了模拟滤波器在使用ATE(Automatic Test Equipment自动测试设备)进行高精度音频DAC(数模转换器)测试中的应用,该方法提高了测试准确度,满足了芯片量产测试的需求。论文首先介绍了DAC在ATE上的基本测试方法,然后讨论了应用滤波器的音频DAC测试方案,最后通过Matlab数学仿真和搭建电路对实际的芯片进行测试,证明了该方案的有效性。

一种面积优化的高精度音频∑-△DAC数字前端实现

为实现高精度音频2-ODAC数字前端的微面积目标,本论文提出了一种数字前端电路面积优化的新方法.首先,优化了有限冲击响应(FIR)滤波器的系统结构。减小了硬件开销;然后提出了一种RADIX-2'算法以利用滤波器系数之间共享基本式,从结构到系数的优化,减小了滤波器的面积,最后,优化了的3阶4bit的∑-△调制器结构替代单比特量化器,克服了随机抖动的问题和降低了模拟重建滤波器的实现;同时分析调制器的信噪比与系数精度的关系,并采取折中的方法通过移位来实现精简后的系数,以最小的精度代价实现Z-0调制器的面积优化.通过FPGA平台验证了其功能,在1.2 V的工作电压下,其功耗为42μW,信噪比和动态范围分别是122 dB和120 dB,在TSMC 90 nm CMOS的工艺下,其芯片面积为0.051 mm^(2).结果表明,实现了高性能、低面积的要求.

一种3阶Mash结构的Σ-Δ音频数模转换器

针对传统的Mash结构由于各级失配导致信噪比低的问题,本文采用一阶相位累加器来实现传统的sigma-delta(Σ-Δ)架构,并将其采用硬件描述语言来实现,这样整个系统均在数字域实现,从根本上解决了各级间的失配问题.在插值滤波器的设计上,使用优化了的半带滤波器结构和级联积分梳状滤波器,节省了硬件资源.电路采用的是Magnachip 180nm 1P4M标准CMOS工艺,芯片面积只有0.2025mm^2(0.45×0.45),实测芯片得到的信噪失真比(SNDR)达到90d B.

20位单片音频数模转换器PCM63P

PCM63P是美国BB公司生产的具有超低失真性能(满量程输出最大为 -93dB)的精密20位数模转换器,可应用于低失真频率合成、高级消费品和特殊的数字音频应用等方面。文中介绍了PCM63P的工作原理及应用电路。

24位低功耗音频Sigma-Delta数模转换器数字前端实现

为实现24bit音频DAC的数字前端低功耗、微面积的设计,提出了一种新的面积优化方法.优化了有限冲击响应(FIR)插值滤波器结构,同时采用改进的非递归公共子式消除算法和加法器、寄存器共用的方法来减小硬件开销和面积.优化的4阶3bit Sigma-Delta调制器克服了单比特量化器需随机加抖的问题和减轻了对后续模拟重建滤波器的性能要求.该数字部分采SMIC 40nm 1P6M标准CMOS工艺设计,核心芯片面积为0.058mm2,在1.1V电源电压仿真下,得到功耗为53μW,峰值信噪比(SNR)达到了146dB,谐波失真(THD)为-150dB,实现了高性能低功耗的要求.

一种基于FPGA的AD1851编程实现方法

针对国防工业领域音频输出需求,基于脉冲编码调制(PCM)方式,采用大规模现场可编程逻辑器件FPGA,接收外部CPCI等高速总线音频数据,然后通过时钟数据同步总线把数据输出至低速音频AD1851/AD1861等DA数模转换器件,数模转换后输出,供听觉指示使用。验证测试结果表明,该技术解决方案结构简单,接口适用性强,输出更新频率用户可调节,支持12k、16k等用户任意定义非标特殊频率。提出的方法可用于国防与工业领域音频系统设计,也可用于任意波形发生器、DA模拟输出等电子产品设计中。

设计一个精确的数控音频衰减器

音频衰减器是应用广泛的电路,该文分析了DAC的工作原理,采用DAC设计了一个精确数控衰减器并应用于一个信号发生设备。

一种数字解码卫星电视接收机的原理分析

分析了一种数字解码卫星电视接收机，该机能接收利用ＭＰＥＧ－２进行数据压缩，采用ＳＣＰＣ或ＭＣＰＣ方式上星的卫星电视信号，具有选单显示，断电现场保护等功能。并对该机进行了原理分析，对主要集成电路的基本原理也作了简介，并给出了软件的部分主要流程及功能分析。

用ADSP-TS201设计多路音频模块实现方法

为了提高软件人员调试的效率,采用ADSP-TS201为核心设计了一套多路音频信号仿真器,该系统在单独使用时可同时输出32路DAC信号,多模块并行使用时可输出N*32路DAC信号。经过实验室验证,输出信号满足总体要求,可模拟调试过程中的信号发射装置。