模拟集成电路设计课程实验项目驱动式教学改革

基于高校模拟集成电路设计课程实验项目分散且教学目标不明确,缺乏系统性和工程应用性,提出了项目驱动式教学改革。以与企业合作的工程项目为基础设立实验项目,并分解成由易及难的多个实验题目,分阶段、分步骤完成实验内容,最终完成模拟集成电路设计全流程实验,以“带隙基准电压源芯片全定制设计实验”为例阐述了实施步骤。课程实验项目采用驱动式教学加深了学生对课程内容的理解,有助于培养学生扎实的工程实践能力。

拟人工黑体结构的带隙设计阵列化降噪特性研究

为了解决噪声污染对人居环境带来的不利影响,基于声子晶体带隙原理,受人工黑体结构启发,提出了拟人工黑体结构的开口管状阵列的带隙降噪结构设计,利用平面波在阵列之间以及管状结构内部的干涉相消达到降噪效果。使用数值模拟和实验研究的方法,对比分析了不同因素对降噪效果的影响,从晶体阵列排布形式、法向排数及开口角度大小等角度出发,进行了参数化影响因素分析。结果表明,该带隙设计的阵列化结构可有效降低噪声。其中高频段传输损失可达100 dB以上,低频段也可达30~45 dB。该研究对典型场景的降噪需求的设计具有重要参考价值。

基于LightGBM和遗传算法的二维层状声子晶体结构设计

声子晶体具有周期性人工复合结构,以其带隙特性在波传播控制上的应用潜力而广受关注,为工程减振降噪提供了新的解决思路,这类材料的设计问题是当下研究的焦点。本研究以二维层状声子晶体结构为例,提出了一种利用LightGBM和改进遗传算法设计的创新方法。首先在声子晶体的带隙预测上选用LightGBM算法,对结构的排列向量进行类别特征处理,并结合模拟退火算法进行超参数调优,在传统有限元法计算时间的1/3134内,达到了整体误差不超过2%的预测精度;其次在设计方法上集成了一种基于精英保留策略的遗传算法,以地铁运行造成的环境振动问题为例,确定以带隙宽度为优化的适应度函数,得到了对应结构带隙覆盖30~40 Hz频段的种群;最后,对优化结构进行有限元分析,其带隙特征与预期基本吻合。本研究为声子晶体结构高效优化设计提供了一种新的解决方案。

基于低电压与高PSRR的带隙电压基准源设计

阐述对低电压、高电源抑制比(PSRR)的带隙电压基准源设计,分析带隙电压基准源的特点,结合原电路设计的局限性,设计了低电压、高PSRR的带隙电压基准源电路结构。仿真分析表明,仿真的结果和理论分析结果保持一致,所设计电路在低压模拟电路以及数字信号处理系统中有较好适用性。

考虑热膨胀与带隙的点阵超材料多目标优化设计

采用有限元方法研究了一种三角晶格的弯曲主导型热膨胀点阵超材料的带隙特性,利用非支配排序遗传算法针对该材料进行了带隙和热膨胀性能的多目标优化设计,并考虑了热膨胀系数和最大相对带隙两个优化目标。结果表明,无论是特定的正、负以及零热膨胀结构,都具有较好的带隙特性;所有算例都给出了帕累托最优解集,可以平衡不同的竞争目标。这为实现超材料的多功能设计提供了理论依据,特别是在航空航天领域中存在的温差和振动等严苛条件下对材料特定膨胀性质和带隙特性需求的双目标共赢提供了可能。

基于LDO稳压器的高精度基准电压源电路设计

为提高基准电路精度和用电设备的运行稳定性、降低电路故障概率,提出基于LDO稳压器的高精度基准电压源电路设计方案。LDO稳压器的组成配件包括基准电路、误差放大器和调整元件。在计算稳压器的输出电压后,根据低温度系数设计带隙基准电压源结构在正、负温度系数环境下,计算不同电流密度的二极管间之间的压差,从而求解基准电压。选用内部负反馈保证电路电压的稳定性,求导稳压器的输出结果后设计温度系数为0的基准电压源电路。实验结果表明,利用该方法设计的电路具有高精度和低调节率。

一种晶态相变电阻补偿的带隙基准电压源的设计

阐述一种基于晶态相变电阻补偿的带隙基准电压源设计,该设计使用Verilog-A建立晶态相变电阻模型,利用其负温度系数特性作为补偿降低基准电压的温漂系数,并加入PSRR提升电路,优化了基准电路的电源抑制比。设计采用SMIC 40nm CMOS工艺模型仿真,结果表明,当电源电压在2.5~5V范围内变化时,基准电压变化仅为65.5μV;工作电压为3.3V,温度范围为-40~85℃时,基准电压的温度系数为4.93ppm/℃;在温度为27℃时,工作电流为9.4μA;低频下电源抑制比为-97dB。

一种适应于任意极性振动键相信号处理的方法

阐述一种低电压、高电源抑制比(PSRR)的带隙电压基准源,分析原电路设计的局限性,设计了低电压、高PSRR的带隙电压基准源电路结构,仿真结果和理论分析结果一致,探讨设计电路在低压模拟电路、数字信号处理系统中的适用性。

一种中心值精确可调的高性能带隙基准电压源

不同的集成电路制造工艺,对平衡温度时的带隙基准电压值有影响。为此,本文提出了通过改变带隙基准电压输出级电路结构的方法,实现了在基准电路内部可精确调整基准电压中心值,以满足在不同工艺条件下电路系统对基准电压中心值的精度要求。本芯片根据CSMC公司0.5μm CMOS混合信号工艺模型设计并进行流片。测试结果表明,本文提出的方法能调整基准电压中心值。利用这种方法,可以实现带隙基准电压中心值宽范围的可调,使基准电压的输出完全符合系统所需。

抗辐射加固CMOS基准设计

研究了基于0.5μm互补金属氧化物半导体(CMOS)工艺的动态阈值MOS(DTMOS)晶体管的电流-电压特性曲线。与常规CMOS工艺PNP晶体管特性对比,得到了带隙电压基准电路设计准则;采用DTMOS和抗辐射设计加固技术,完成了抗辐射加固CMOS基准设计。辐照试验结果表明,设计的抗辐射加固CMOS基准的抗总剂量能力达到了300 krad(Si)。

可调带宽PBG微带线

本文提出了一种新型的50Ω光子带隙(PBG)结构微带线,该PBG结构的制作是周期地改变金属导带的宽度,同时在金属接地板上刻蚀圆孔,此种PBG结构可以获得窄的通带或宽的阻带,其微带线的通带和阻带的宽度可按照设计者的要求改变。本文设计、制造和测量了两个新型的PBG结构微带线,并通过仿真验证这种新型PBG结构的仿真结果得到了实验的验证。

一种S频段GaN功率放大器的研制

氮化镓功率管的宽禁带、高击穿电场等特点,使其非常适合于宽带、高效率功率放大器的研制。为了研究GaN功率放大器的特点,使用了Agilent ADS软件进行了电路仿真设计,并制作了一种S频段GaN功率放大器。文章详述了电路仿真过程,并对设计的GaN功率放大器进行了测试,测试结果表明:设计的放大器在工作频段内输出功率大于41dBm,效率59.9%。

LDO低输出噪声的分析与优化设计

为了降低一款LDO芯片的输出噪声,对LDO的噪声特性进行分析,根据其噪声特点,提出了三种降低LDO输出噪声的方法,分别是改变LDO的电路结构,对带隙基准进行滤波,设计低噪声带隙基准。在综合考虑芯片的面积和功耗后,采用第三种方法对一款LDO芯片输出噪声进行优化,设计了一个低噪声带隙基准(Bandgap reference),在TSMC0.35μm工艺下仿真表明,10Hz到100kHz之间的集成输出噪声(Integrated output noise)从原来的808μV,降低到280μV。采用低噪声带隙基准可以有效的降低LDO芯片的输出噪声。

带隙基准电路的理论分析与设计仿真

带隙基准是一种产生与电源电压无关并且基本不随温度变化的基准电压的电路。本文通过简单的理论分析,阐明一种最基本的带隙基准工作原理,通过仿真设计出了一个带隙基准电路,给出在设计过程中需要重点仿真的参数。我们采用该教学方法,取得了良好的教学效果。

一种高PSR CMOS带隙基准电路设计

为了降低芯片电路功耗，电源电压需要不断的减小，这将导致电源噪声对基准电压产生严重影响。为此针对这一问题进行相关研究，采用SMIC 0.18μm工艺，设计出一种低功耗、低温度系数的高PSR带隙基准电压源。仿真结果表明，该设计带隙基准源的PSR在50 kHz与100 kHz分别为-65.13 dB和-53.85 dB；在2-6 V电源电压下，工作电流为30μA，温度系数为30.38 ppm/℃，电压调整率为71.47μV/V。该带隙基准适用于在低功耗高PSR性能需求的LDOs电路中应用。

一种用于微热板加热驱动的带隙电压源设计

本文基于集成微热板气体传感器的恒温加热需求,在对微热板进行测试分析的基础上,采用SIMC的0.18微米标准CMOS工艺设计了具有自启动电路的片上带隙电压源。该基准作为微热板加热驱动的一部分,为了匹配后续电压-电流转换电路的供电电压,采用5V的器件模型,利用Hspice完成了电路的仿真分析,并利用Cadence进行了版图设计。仿真结果表明该带隙电压源温度系数最小为5.95ppm/℃,电源抑制比PSRR为-57.8,可以产生稳定的1.2V输出电压,满足设计要求。

一种带曲率补偿、工作电压1.2V、可调带隙基准电压电路

在分析常规带隙基准电路的基础上,设计了一种带曲率补偿可调节的带隙基准电压电路,并且具有良好的温度系数。电路设计和仿真工具使用Cadence的Spectre。采用SMIC标准0.25μmCMOS工艺。电路中包含的运放为两级放大电路,开环增益为85dB。带隙基准电压电路采用并联电阻的简单电路实现了有效的曲率补偿,在2.5V工作电压下,-25-125℃,TC=3.10ppm/℃,功耗为0.859mW。电路也可以在1.2V电压下工作,-25-125℃,TC=5.34ppm/℃,功耗为0.36mW。

一种低功耗无运放的带隙基准电压源设计

设计了一种新型无运放带隙基准源。该电路使用负反馈的方法,避免了运放的使用,从而消除了运放带隙基准电路中运放的失调电压对基准源精度的影响,同时还提升了电源抑制比,且降低了功耗。该新型电路比传统无运放带隙基准电路具有更高的精度和电源抑制比。该设计基于SMIC 0.35μm标准CMOS工艺在Candence Specture环境下进行仿真,电源电压采用3.3 V,温度范围为-55~125℃,电源抑制比为82 d B,功耗仅有0.06 mW。

模拟集成电路设计教学探讨——实例项目方法总述

阐释了一种实例教学法,旨在帮助学生有效的理解模拟集成电路设计,激发学习兴趣,掌握就业技能。类似的教学思路可以借鉴到各个工程学科的学习、工程师的培养中去。

A high precision programmable bandgap voltage reference design for high resolution ADC

A programmable high precision bandgap reference is presented, which can meet the accuracy requirements for all technology corners while a traditional bandgap reference cannot.This design uses SMIC 0.18 μm 1P4M CMOS technology.The theoretically achievable temperature coefficient is close to 0.69 ppm/°C over the whole temperature range.