基于MPEG-4的高效屏幕编/解码器的设计与实现

随着计算机和通信技术的发展,屏幕共享技术越来越得到人们的重视。特别是在视频会议和远程教育这样的应用中,屏幕数据作为一个必不可少的“源”,其重要性已经超过了视频数据。屏幕共享技术中最核心的问题就是对屏幕数据的编码,该文根据屏幕数据的特点,借鉴了MPEG-4的思想,设计并实现了一个高效的屏幕编/解码器。

动态Sprite编码的研究与改进

Ｓｐｒｉｔｅ图像是视频对象ＶＯ（ＶｉｄｅｏＯｂｊｅｃｔ）在一段图像序列中所有可见部分的组合，是ＭＰＥＧ－４提出的重要的概念之一．它利用了图像的镶嵌技术和图形的几何变换技术，极大地提高了编码效率．本文研究了ＭＰＥＧ－４的验证模型中的动态Ｓｐｒｉｔｅ的编码算法后发现，原有算法在视频对象做快速运动时，其编码效率是不能令人满意的．通过扩大全局运动估计的搜索区域、预测当前帧的运动参数和减少迭代次数等改进后，算法在视频对象作各种形式的运动时。

DSPs实时视频处理中的Cache优化算法研究

在采用并行超长指令字结构的DSP芯片中,CPU处理速度与片外数据存取速度不匹配的问题,导致了CPU处理延时,限制了DSP系统性能的提升.针对这一问题,根据Cache的结构提出一种适宜于在DSPCPU上进行视频数据处理的数据排列新算法,并且将其成功地应用到基于TrimediaPNX1301的MPEG4程序优化工作中.系统编码结果表明,该方法有效地减少了Cachemiss及片外数据存取的时间开销,在同等条件下,采用本算法后系统编码性能提高2帧/秒(CIF格式)左右.

一种基于Dadda树的乘法器设计

在基带信号处理芯片中,面积和速度是两个关键的指标.文中在改进的booth算法基础上,采用了Dadda树压缩算法,通过对压缩器基本单元的改进,同时对符号位和尾部零填充进行优化设计;不仅保持了Wallace树结构的并行计算优势,而且面积上也得到了很大的改善;同时相对于Wallace树结构的规则结构也更利于版图设计.压缩结果采用了多层CLA块技术,使得乘法器的速度得到进一步的提高.在0.13μm的SMIC八层金属CMOS工艺下,DC(Design Compiler)综合结果表明,芯片面积为20633.59μm2,最大延迟仅为3.00ns.