基于国标超高频标签芯片数字基带部分的设计

在RFID技术不断发展和应用领域不断扩大的背景下,低成本、低功耗是标签芯片设计的重中之重。本文设计了一款数字基带,符合国家标准GB/T 29768的要求,具有低功耗、面积小的特点。该设计采用多时钟域设计、操作数隔离、电路复用等低功耗技术。并且使用Modelsim进行功能验证,验证结果符合预期。采用GSMC 0.13μm工艺,经过逻辑综合和功耗分析,数字基带功耗为2.63μW,布局布线后面积为0.045mm2,满足设计需求。

基于ARM的B类AIS基带信号处理

采用CMX7042调制解调芯片,结合嵌入式微处理器(Advanced RISC Machines,ARM)技术,对B类船舶自动识别系统(Automatic Identification System,AIS)载波侦测时分多址(Carrier-Sense Time Division Multiple Access,CSTDMA)通信方式的基带信号接收和打包及数据传输进行软硬件设计。实际测试结果表明:所设计的软硬件的数据接收和传输符合设计要求,对B类AIS进行的开发和研究具有实际参考价值。

适用于软件无线电基带芯片验证的实时原型平台

随着半导体芯片器件规模急剧增长,对芯片的功能验证以及场景验证提出了更多的挑战。而对于基带SOC芯片,挑战则更加显著。基带SOC芯片的设计验证涉及到大量算法、信号处理专用电路、软硬件协同、实时复杂场景等功能评估与验证。一般通用的芯片验证方法(基于测试用例的服务器离线验证以及FPGA原型验证)无法覆盖对基带芯片评估、验证以及测试的要求。针对基带芯片设计验证需求,本文设计并实现了一个基于软件无线电的通用实时原型平台,可满足不同频段、不同协议的基带芯片的算法评估、功能及场景测试需求。本文基于该通用实时原型平台,成功的对一款GPS/BD导航基带芯片进行了实时原型验证,解决了原有离线仿真不能满足的实时场景验证需求,使得基带芯片的验证环境更加贴近真实环境,从而极大的提高了芯片的成功率。

基于芯片的手机增强技术发展趋势分析

为了分析手机增强技术的发展趋势,以手机芯片作为分析的基础,通过研究手机芯片的现状和发展趋势,探讨了手机内应用处理器、基带芯片、射频芯片各自的市场和技术前景,并总结出增强技术在手机中的实际支持情况。通过分析得知,应用处理器、基带芯片、射频芯片的发展使手机具备更强的与外界相连的能力,高清语音、视频对话等业务也得到了更强力的支持。

一种单芯片GPS接收机的硬件设计

为了满足使用的需要,介绍一种基于Hammerhead芯片实现单芯片全球定位系统(GPS)接收机的硬件设计,提出了射频印刷电路板(Printed Circuit Board,PCB)设计的解决方案。通过测试,该GPS接收机具有功耗低、体积小、集成度高的特点。

LTE基带芯片技术难点与现状分析

就目前LTE基带芯片的情况作了总结,并就目前技术难度作了详细分析,最后综合国内外厂商的LTE芯片性能和参数来透视现阶段LTE基带市场的发展趋势。

基于平台和层次化功耗管理的蓝牙SoC研究与设计

分析了蓝牙技术规范,提出了一种基于平台的蓝牙片上系统的设计方法,实现了蓝牙基带IP设计与性能评估,采用了融合有限状态机和门控时钟的低功耗设计,并结合层次化功耗管理策略实现了基于平台的低功耗蓝牙片上系统,基于实现的蓝牙系统平台完成了蓝牙SoC软硬件协同设计和验证,提出了一种基于片上系统平台的测试方法,并进行了实测,结果表明系统开发周期短、易扩展、功耗低并具有良好的传输特性。该设计已用于标准蓝牙通信系统的构建,并基于该系统平台进行蓝牙功能改进,实现了增强型蓝牙通信系统。

基于安全与纠错算法的增强型蓝牙基带研究与实现

基于蓝牙在安全、纠错和抗干扰方面的不足,分析和改进了蓝牙协议数据链路层的跳频和纠错算法。分析了基于高级加密标准(AES)迭代型分组密码算法构造的新型跳频序列的性能,仿真结果表明该序列具有良好的安全性、均匀性和相关性。针对蓝牙DM分组,采用了融合交织编码和前向纠错的增强型纠错机制,并基于Gillbert-Elliott信道模型进行了仿真。结果表明该增强型纠错机制大大提高了数据传输的抗干扰能力。提出了基于AES的跳频序列发生器和融合交织编码的增强型纠错机制的ASIC实现结构,并运用低功耗和资源优化技术,给出了VLSI实现结果。基于改进算法IP,实现了高安全、强纠错的增强型蓝牙基带,并结合标准蓝牙基带进行了性能分析。最后,采用基于平台的设计方法,搭建了蓝牙SoC系统平台,并进行了实测。

GPS基带芯片中存储器的可测性设计

GPS基带芯片中嵌入的存储器采用存储器内建自测试(Memory Built-in-Self-Test,MBIST)技术进行可测性设计,并利用一种改进型算法对存储器内建自测试电路的控制逻辑进行设计,结果表明整个芯片的测试覆盖率和测试效率均得到显著提高,电路性能达到用户要求,设计一次成功。

集群系统基带信号处理芯片设计

随着数字技术在通信系统中的广泛应用,数字集群通信系统逐渐成为专用通信市场主流。对陆上集群无线系统(TETRA)中的数字集群通信系统的物理层协议进行了分析,提出并设计了基带信号处理的单芯片解决方案。该芯片包含嵌入式ARM9内核,兼容多种卷积方式的信道编解码和兼容多种速率的GMSK调制解调等模块,能够完成从TETRA协议处理到调制解调的全部基带处理功能,具有精度可调,应用灵活的特点,适合公安、武警、消防等专用安全领域的数字集群应用。该芯片电路通过了FPGA原型验证并已应用于TETRA集群通信系统。

LTE230无线通信基带芯片的设计与应用

在分析LTE230电力无线通信系统的基础上,针对当前LTE230终端平台存在的问题,设计出一种新型的高性能、低成本、低功耗的LTE230无线通信基带芯片。文章详述了该芯片的结构及其关键技术,并结合智能电网配用电业务带宽需求的2种典型应用场景,提出了基于该芯片的终端实现方案。

一种低功耗射频无线收发芯片基带控制器

设计了一种应用于射频无线收发芯片的数字基带控制器,采用中芯国际0.18μm CMOS工艺设计。该基带控制器系统主要包括接口电路、组帧电路、解帧电路以及核心控制处理器,可实现SPI通信和多种收发功能操作。基带控制器最终被集成到射频收发机芯片中并进行了流片验证,测试结果显示,基带控制器面积为0.54mm2,所有功能工作正常,实测功耗0.59mW。

AIS基带信号的接收与处理

为了提高船舶在海上航行的安全性,根据AIS基带信号的特点,采用CMX7042调制解调芯片,结合ARM嵌入式技术,设计了AIS基带信号接收模块.对AIS基带信号接收处理,按照AIS标准语句格式打包处理,进行了AIS系统软硬件设计与实现.测试结果表明接收数据符合设计要求,同时该AIS接收模块的灵敏度与标准相比有所提高.

一种降低基带芯片功耗的时钟策略及改进方案

为了更为有效地降低手机基带芯片中GSM通讯模块的功耗,将门控时钟策略和GSM通讯模块的特点结合起来,用硬件电路精确控制GSM通讯模块的休眠,并且对可能遇到提前唤醒的场景提出了改进方法,EDA软件仿真和FPGA验证了该方法可以达到明显的功耗优化效果.

TD-LTE基站基带芯片物理层控制系统设计

TD-LTE基站基带芯片的发展已走向多核化趋势,作为TD-LTE物理层的硬件载体,在芯片性能逐渐提升的同时,如何高效利用基带芯片性能以及基带芯片控制系统的设计与开发成为目前急需解决的难题。针对此问题,设计了一种高效的物理层控制系统。首先基于3GPP物理层规范,设计了系统状态机,根据DSP核交互机制设计了基带数据流,在此基础上设计了基带芯片的多任务调度控制系统。最后根据RTL仿真验证和基带分析仪器验证,基带主控系统、DSP处理系统和片上资源有着高效的任务流水,总体实现了基带芯片的物理层功能,且有着较高的多任务处理效率。

超低功耗RFID标签基带处理器

针对集成片上天线(OCA)的超高频射频识别(RFID)标签设计了一款RFID专用协议的基带处理器,以满足RFID标签嵌入纸张及微小物体的防伪功能。由于OCA与读写器天线近场耦合获取能量有限,集成OCA的无源标签对功耗要求更加苛刻。针对微小OCA标签的应用需求,采用异步电路、门控时钟、低压库、多时钟域等低功耗设计方法,设计了专用协议标签基带处理器,其CMOS低压库的设计可以使基带处理器在0.5 V的电源电压下工作,综合布局布线后,其电路仿真结果表明,峰值功耗仅为0.32μW。标签芯片在UMC 0.18μm标准工艺下流片,测试结果显示,在读写器输出20 d Bm能量的情况下,带OCA标签的读距离可达2 mm。

低功耗低误码率的传感器网络节点芯片数字基带设计

本文针对无线传感器网络节点片上系统特点和需求，研究一种低功耗、高性能、低误码率的数字基带（Easibaseband），提出了一种复用加法器和乘法器的设计方法，实现了匹配滤波器，可节省硬件资源并提高系统性能；提出了一种自适应门限的自动增益控制方法，可配合软硬件协同的工作方式，节省接收机的功耗；提出了采用自适应门限的施密特触发器方式进行信号相位判决的方法，降低了解调误码率.本设计在Xilinx的Spartan-3E FPGA上验证并实现，测试结果表明，本收发机的数据传输率可达到111kb/s并支持ISM24GHz频段的射频芯片，比传统的并行滤波器节省了5/6的硬件资源，比不采用自动增益控制节省了10.8%的接收机功耗，在信噪比13dB时，误码率在10-4以下，远低于WiseNET的接收误码率.

可适应多种时序情况的DMA控制器设计

在以SD卡为图像存储器件的图像协处理器中,基带芯片和SD卡控制器在速度上的差异经常会导致数据传输错误。为解决此问题,设计了一种可适应多种时序情况的DMA控制器。该DMA控制器的状态机,一方面对基带芯片和SD卡控制器的操作请求进行仲裁,在响应基带芯片请求的同时,适当推迟SD卡控制器的请求;另一方面对DMA读写的数据进行计数,并以此判断SD卡的一次多块读或多块写操作是否完成;最后对基带芯片和SD卡控制器的速度做出判断,必要时暂停速度较快一方的操作。实际工作表明,该DMA控制器能够在基带芯片和SD卡控制器之间正确传输数据并使读写SD卡的速度达到210 kB/s。

基带调制技术的应用与发展

基带调制器是航天测控地面站系统的重要组成单元,基带调制技术是航天测控技术的一个分支。本文首先介绍了基带调制技术的概况;然后从硬件平台的角度,描述了基带调制技术的发展历程;最后展望了其发展方向。

符合HINOC技术方案的基带芯片BW7800

HINOC技术是面向下一代广播电视网(NGB)的接入技术的技术建议方案。本文介绍了基于HINOC技术方案的基带芯片BW7800的设计。BW7800采用PCI总线作为数据和控制接口,集成了高精度了A/D和D/A变换器,采用0.13un的标准CMOS工艺成功进行了流片。本文还介绍了针对BW7800的系统测试验证结果,在1024QAM调制方式下可以达到最大97.44Mbps的物理层吞吐率;在256QAM调整方式下可以实现高达60Mbps的业务数据吞吐率;实现了稳定的一对四的双向高清数据传输试验,四路总的业务数据吞吐率可以达到50Mpbs。本芯片的成功开发证明了HINOC技术作为NGB的同轴电缆接入技术的可行性。