用可编程逻辑器件取代BCD二进制转换器的设计方法

介绍了可编程逻辑器件PLD的两种主要器件———可编程阵列逻辑PAL和通用阵列逻辑GAL的结构特点和主要性能特点 ,并阐述了用PLD取代BCD -二进制转换器——— 74LS184的设计方法。同时介绍了美国DATAI/O公司开发的一种逻辑设计软件———ABEL语言。文中着重介绍了作者是如何解决在编程设计过程中遇到的逻辑方程的乘积项过多的问题。这对于经常使用PLD进行数字系统设计的同行 ,具有较大的借鉴意义。

用VHDL设计快速BCD码加法器

介绍了一种多位 BCD码快速加法器的设计方法 ,并给出了 3位 BCD码加法器的 VHDL源程序和在 Foundation Series 3.1 i环境中的模拟结果。

一种数字水准标尺的新型编码规则及识读方法

为满足高精度、大视距的数字水准测量需求,提出了一种新型二维复合编码的数字水准标尺编码规则,标尺条码由绝对编码和相对编码两列组成。绝对编码由不同宽度的黑白条码组成,沿标尺长度方向上若干个条码组合形成一个码段,采用二-十进制的编码规则唯一确定该码段在标尺上的绝对位置;相对编码由等宽度,相对大尺寸的黑白条码组成,通过同时存在于相对编码和绝对编码中的参考码表示标尺上的位置。针对所提出的编码规则,设计了视线位置的精确识读方法。对所设计水准标尺进行高差、重复性以及远视距实验,结果表明,该二维复合编码的水准测量在30 m以内的测量时间小于1.57 s,条码识别率为100%,最大偏差小于0.09 mm,具有解码快速、识别精确、稳定等优点。

基于混合编码方式的RBF网络遗传训练算法

采用混合编码方式构造染色体结构 ,对RBF网络的结构和参数进行编码 ,可以在遗传算法的一个优化过程中同时训练网络的结构和参数 ,简化了问题的求解过程·仿真表明 ,利用该算法训练RBF网络 ,能使网络具有简单的结构形式、较高的拟合精度和较强的泛化能力·

基于单片机的数制转换算法设计

从数制转换的基本原理出发,分析了二进制数与十进制数之间的相互关系,并依此推出了将二进制数转换为十进制数的方法;在此基础之上,以8位二进制数转换成3位十进制数为例,探讨了实现这一转换算法的详细过程。

基于FPGA的二-十进制转码器设计

针对二进制转十进制(BCD)转码器的FPGA实现目标,提出了一种高效、易于重构的转码器设计方案。并在FPGA开发板上成功地实现了该设计,验证结果表明,与使用中规模集成电路IP核(SN74185A)实现的7 bit、10 bit和12 bit的转码器相比,本设计可以分别节约28.5%、47.6%和49.6%的硬件实现代价(逻辑单元LEs);同时,电路的路径延迟也分别减少了0.7 ns、2.1 ns和8.9 ns.

二路随机脉冲尾数求差法及其应用

介绍了一种对二路随机脉冲尾数求差的原理,并在此基础上提出用十进制求差的计算方法。同时,利用此方法成功地设计了一个可以级联的二路脉冲信号求BCD码差值的集成电路。该方法可用于精密数字测量系统的硬件设计。

一种高效、可重构的二—十进制转码器设计

文中针对二—十进制(BCD)转码器的FPGA实现目标,提出了一种高效、易于重构的转码器设计方法.并在FPGA(Altera EP1K30QC208-2)开发板上成功地实现了该设计,验证结果表明;和其它4种方法实现的12-bit二—十进制转码器相比,这种设计不但能节约实现代价(逻辑单元LEs);而且也能减小电路的路径延迟。

万年历芯片DS1302功能测试方法研究

为完成集成电路芯片DS1302的功能测试工作,利用计算机辅助测试技术,搭建测试系统。系统硬件采用计算机、单片机、被控芯片三级相连结构,软件采用C#编写的上位机程序和C语言编写的下位机程序,两者之间按照约定的通讯协议进行交互,并计算机作为上位机,单片机作为下位机。待测试的被控芯片接收主控芯片的命令,返回信息给主控芯片。经过长期实测检验,证实该套测试系统能够缩短集成电路芯片DS1302的测试时间,提高测试准确度,达到了预期目的,且具有一定的可移植性。

基于FPGA的可逆数制转码器设计

针对二-十进制(BCD)数据相互转换的FPGA实现目标,基于模块层次化的设计思想,提出了一种高效、易于重构的可逆转码器设计方案。并在FPGA(Altera DE2)开发板上成功进行了12b可逆转码器的设计验证,实验结果表明该转码器通过端口参数配置就可以完全实现不同位数的二-十进制(BCD)数据间的相互转换。

可编程控制器（定时器／计数器）参数快速设定装置

为了降低ＰＬＣ产品的成本，加快其在国内的推广使用，提出了用一特定装置取代编程器来修改、设定ＰＬＣ内部（Ｔ／Ｃ）参数，该装置乃一自行设计的单片机系统，能够单独设定或修改（Ｔ／Ｃ）参数，并存入系统中的Ｅ２ＰＲＯＭ，需要时可将参数经ＰＬＣ外部输入点置入其内部相应的定时器与计数器中。在不依赖于编程器的情况下，数秒时间便可将ＰＬＣ内全部定时器与计数器参数更新。

改进的遗传算法优化二维不规则图形排样

针对大规模零件和不规则石材下料优化排样问题,提出了改进的遗传算法优化排样方法。采取二进制与十进制混合编码的策略,既克服了单独使用二进制编码时,编码串太长且操作不方便的不足,又解决了十进制编码中相近的编码方案获得的材料利用率却相去甚远的问题;通过计算矢量图形的相似度,从而对图形群体进行分类,降低了遗传算法的时间复杂度。实验结果表明,该优化排样算法在时间复杂度和空间占有率上均优于传统的遗传算法优化排样。

信息编码与太极八卦

文章通过十进制转换为二进制的计算机8421自然二进制码编码原理以及计算机数据结构中的"二叉树"遍历查找法,揭示出计算机编码原理与中国古老的太极八卦如出一辙,进而推导出求画六十四卦中任意卦象和求算任意卦序的表达公式,并用编码原理解释了为什么只有64卦和"逢七有变"的深刻含义。

巧用卡若图表示格雷码和十进制、二进制数码的关系

本文通过用卡若图直接说明格雷码和十进制、二进制数码的关系,解决了在教学中用格雷码转换成二进制数码的麻烦。只要记住了卡若图,就能够随着卡若图中箭头的指向,知道格雷码的顺序,比较直观,使用方便。

八路时间测量系统

一、引言随着科学技术的发展,需要测时的领域愈来愈多。如在核物理实验中用飞行时间法测中子能谱、甄别带电粒子和测核激发态的时间关联及加速器的性能研究和激光测量等。核爆试验中的参数测量,也需要精确为测时技术。本文所述为八路时间测量系统是为研究强流相对论性电子束加速器的强流二极管放电时。

Cortex-M0单片机二—十进制整数转换的快速算法

为了提高Cortex-M0系列单片机应用系统的二进制到十进制BCD码整数转换代码的执行效率,采用除十求余数法来实现。该快速算法的核心内容是通过高效的汇编语言来实现常数除法,无论在程序代码的运行时间和存储空间上,都远胜于sprintf函数。

模块式二→二—十进制ECD码转换器的设计

在用集成模块设计二→二一十进制8421ECD 码转换器时本文总结出了一套实用的设计公式,并可进行定量计算。

BCDBIN变换实验的贯通式设计

科学技术的高速发展对人的创新能力要求越来越高,如何在日常教学过程中,促进学生所学知识的融会贯通,加强其综合性创新能力的培养,已成为高等教育发展的重要任务。本文阐述数字电子技术的贯通式实验设计思路,并以BCDBIN变换的实验项目为例详细说明如何引导本科生通过大学四年贯通式、创新性的学习,提高学生解决更复杂问题的能力。该实验项目设计提供了一个数字电子技术实验教学思路和方案,有利于提高学生学习效果和实践创新能力。