基于DS2172和DS21554的误码测试仪设计

介绍了一种采用误码专用测试芯片DS2172和E1接口芯片DS21554的误码测试仪的设计方案。该误码测试仪可以完成2048 kbps速率及一些较低速率的误码测试,提供E1接口及TTL接口两种模式,同时提供伪随机码和人工码两种测试码型,详细介绍了具体的硬件电路设计和具体的软件设计。设计结果表明该误码仪可以完成误码测试、误码统计及误码率的计算,能够满足数字传输系统常见故障的检测需求。

一种基于FPGA的高速误码测试仪的设计

误码测试仪是检测通信系统可靠性的重要设备。传统的误码测试仪基于CPLD和CPU协同工作,不仅结构复杂,价格昂贵,而且不方便携带。基于FPGA的高速误码测试仪,采用FPGA来完成控制和测试模块的一体化设计,提高了系统功能扩展性和系统的集成度,使得各个功能模块在不改动硬件电路的情况下可以相应变化。在发送端发送m序列作为测试数据,其测试速率最高可达到155 Mb/s。由于将物理层上的各协议层的功能集中到FPGA内部实现,减少了硬件和软件的设计复杂度,并且缩短了系统的开发的周期,具有可升级的特点。

基于DS2172的误码测试仪的设计

在数字通信工程中,误码率是检验数据传输设备及其信道工作质量的一个主要指标,给出了采用AT89C51单片机结合误码测试器DS2172实现简单误码测试仪的设计。

基于Windows CE的2M综合数字测试仪的设计与实现

基于ARM内核和Windows CE操作系统的2M综合数字测试仪可以对2M传输线路完成50b/s到2048kb/s速率的误码测试,可进行在线监测、离线监测、2M信号眼图测试,对数据进行详细分析,解决了误码统计和误码测试,以及误码率的计算等关键问题。这是一款体积小、重量轻、成本低、性能稳定的低速率误码测试仪。

基于FPGA的E3误码仪的设计与应用

设计了基于FPGA的E3速率等级的误码仪(E3-BER),由伪随机码产生模块、两路信号比较模块、计数模块和显示模块4部分构成,分别用E3-BER和SDH分析仪(ANT-5)测试了基于FPGA的SDH E3复用/解复用系统,在相同的测量时间内(1星期),误码均为0。测试结果间接验证了设计的正确性。

基于STM32高速误码测试仪设计与实现

针对目前市场上主流的国外误码仪价格昂贵,操作复杂的现象,设计了一种基于STM32的高速误码测试仪。该仪器具有4个测试信道,每个信道能涵盖9.9~11.3 Gbps间的标准协议测试速率,支持多种伪随机码输出及误码率同步显示,具有良好触摸屏控制的人机界面。本文对该测试仪的硬件和软件进行了具体阐述。测试结果证明,该测试仪满足误码测试的需求,具有可靠性高,操作简单,价格较低的特点。

一种便携式误码测试仪的设计

误码仪是数字通信系统性能测试的重要仪器。设计采用国外专用集成误码测试芯片DS2172、E1接口芯片DS21554和单片机芯片AT89C52联合设计,全部采用高效低功耗芯片,并使用单电源工作,它是一款体积小、重量轻、成本低、便携式的低速率误码测试仪。

基于DS2172误码测试设备的软硬件设计

误码测试设备采用工控计算机作为设计平台,WINDOWS 2000作为操作系统进行软硬件设计。采用专用误码测试芯片发送/接收测试码,使用大规模集成电路及可编程门阵列FPGA,接口电路包括专用接口和通用接口,其通用数据接口采用多协议接口芯片,能够支持RS422/RS232/V.35等V系列建议接口。采用友好的WINDOWS操作界面,有几十种测试码型,接口类型丰富,不仅能实时显示误码数、误码率和告警等测试结果,还可自动生成测试日志,方便用户对测试结果的输出及分析。

基于FPGA的高速误码率测试仪的硬件设计

结合FPGA(现场可编程门阵列)应用的实践及对高速误码率测试仪应用的研究,重点介绍了Xilinx公司Virtex-Ⅱ Pro系列FPGA的硬件设计,并叙述了高速误码率测试仪的组成原理,特别对高速误码率测试仪的实际硬件组成方案及PCB(印制电路板)设计时的考虑作了较详细的阐述。对利用FPGA进行高速PCB板设计有一定的指导意义。

基于SDH中E1信号映射解映射误码测试系统的研究

误码仪在通讯中起着至关重要的作用,是衡量一个通讯系统优劣的工具,传统的误码仪价格昂贵,操作复杂,不便于携带.以FPGA及其外围电路为硬件部分,在Quartus软件平台上,推出了基于测量SDH中E1信号映射解映射的误码仪,并根据实验的验证,符合工业化测量的需要.